บทที่ 9 ชีพรีจีสเตอร์

บทท่ี 9 ชพิ ตร ีจีสเตอรวัตถปุ ระสงค หลังจากไดศ ึกษาบทเรียนน้ีแลว จะสามารถ 1. เขียนไดอะแกรมของวงจรชิพตรีจีสเตอรแบบขอมูลเขาอนุกรม (serial-load) โดยใช D-ฟลิปฟลอปได 2. อธิบายหลักการของชิพตร ีจีสเตอรแ บบ shift right, shift left, parallel load และ serial loadได 3. ตีความจาก Data sheets ของชิพตรีจีสเตอรท ีเ่ ปนไอซีประเภท CMOS และTTL ได 4. วิเคราะหก ารทํางานของชพิ ตร ีจีสเตอรแ บบ serial input ที่เปน ไอซีประเภท CMOS และ TTL 5. วิเคราะหก ารทํางานของเครื่องเลนเกมสแ บบดจิ ิตอลอยางงายๆ ไดบทนํา รีจีสเตอรเปนอุปกรณเก็บขอมูลชนิดหน่ึงที่สรางมาจากการนําอุปกรณเก็บขอมูลแตละบิตมาตอเรียงกัน ถารีจีสเตอรนี้สามารถเล่ือนขอมูลไดเมทอมีสัญญาณกระตุนจากภายนอกจะเรียกวา ชิพตรีจีสเตอร ตัวอยางของชิพตร ีจีสเตอร ( shift register ) เราจะพบไดจากเครอ่ื งคาํ นวณเชน ถาเรากดตัวเลขทางคียบอรต ตัวเลขน้ันจะแสดงทางจอแสดงผลและจะเลื่อนไปทางซายเร่ือยๆ ถากดเลขหมายใหมอยางเชนถาเราปอนเลข 268 จะเร่ิมจากการกดและปลอยเลข 2 ตัวเลขน้ีจะปรากฏดานขวาสุดของการแสดงผล ตอ มากดเลข 6 มาแทนท่ี หนวยแสดงผลจะแสดงผลเปน 26 ตอ มากดเลข 8 จะทาํ ใหเ ลข 2 และเลข 6 เลื่อนไปและเลข 8 จะมาแทนที่ หนวยแสดงผลจะแสดงผลเปน 268 ตัวอยางท่ีผานมาจะแสดงคณุ สมบตั สิ องประการของชิพตร จี ิสเตอรคอื 1. เปนหนวยความจาํ ชว่ั คราว ( Temporary Memory ) 2. เลอ่ื นตวั เลขไปทางซายถา มีการกดเลขใหมทางแปนพมิ พ คุณสมบตั ขิ องหนว ยความจํา (memory) และการเลื่อนขอมูล(shifting) จะเปน คณุ สมบัติของชีพรีจิสเตอร ซง่ึ จะอธิบายละเอียดตางๆ ในบทนี้ โครงสรางของชพิ ตรีจิสเตอร จะสรา งจากการนาํ ฟลิบฟลอบมาตอ รว มกนั ดังทกี่ ลา วไวในบทท่ี 7และบทท่ี 8 ตัวชิพตรีจิสเตอรนี้สามารถใชเปนหนวยความจําได ซึ่งจะเปนหนวยความจําที่สามารถเลื่อนขอมูลได ชิพตรีจีสเตอรนี้นอกจากจะสรางจาการนําเกตและฟลิบฟลอบมาตอกันแลวยังมีไอซีสําเร็จรูปที่ภายในบรรจวุ งจรชพิ ตร ีจิสเตอรไวภายในอกี ดว ย ชิพตร ีจสี เตอรจ ะนิยมใชในระบบดิจิตอล ดงั รูปที่ 9.1 ซงึ่ ระบบนี้จะใชในเคร่ืองคิดเลข โดยจะใชชิพตรีจิสเตอรสําหรับเก็บขอมูลช่ัวคราว ระหวางหนวยประมวลผล (process unit) กับตัวเขารหัส(encoder) และหนวยประมวลผลกับตัวออกรหัส (decoder) นอกจากน้ีชิพตรีจิสเตอรสามารถใชกับหนวยอ่ืน ๆ ในระบบดิจิตอลไดอ กี ดว ย 228

รปู ที่ 9.1 ระบบดจิ ิตอลท่ีใชชิพตร จี สี เตอร รูปที่ 9.2 ลักษณะตางๆ ของชิพตรีจสี เตอร (ก) แบบ serial in-serial out (ข) แบบ serial in-parallel out(ค) แบบ parallel in-serial out (ง) parallel in-parallel out 229

การอธิบายคุณสมบัติของชพิ ตร ีจิสเตอร อาจอธบิ ายจากการโหลดขอมลู เขา (loaded input) ตัวชพิ ตร จี สิ เตอรและอา นขอมูลออก (read from) จากตวั รจี สิ เตอร ซึ่งมที ัง้ หมด 4 ชนิดดังรูปท่ี 9.2 ซึง่ เปนชพิ ตรีจสิ เตอรแบบ 8 บิต โดยมีลกั ษณะดังน้ี 1. เขาอนุกรม-ออกอนกุ รม (serial in – seriall out) รูปที่ 9.2a) 2. เขาอนุกรม-ออกขนาน (serial in – paralllllel out) รปู ท่ี 9.2b) 3. เขา ขนาน-ออกอนุกรม (parallel in – serial out) รูปที่ 9.2c) 4. เขา ขนาน-ออกขนาน (parallel in – parallel out) รูปที่ 9.2c) ไดอะแกรมในรูปท่ี 9.2 จะอธบิ ายแนวความคดิ พื้นฐานของชพิ ตร จี ิสเตอรแ ตละชนิด การแบงชนิดของชิพตร จี ิสเตอรส วนมากแลว จะมีชื่อกับมาจากโรงงานผูผลิตไอซที ีเ่ ปน ชพิ ตร ีจสี เตอรเ บอรนนั้ ๆ9.1 ชิพตร ีจสิ เตอรแ บบเขาอนกุ รม (serial load shift register) ตวั อยางพืน้ ฐานของชพิ ตรจี สิ เตอรแสดงไดด ังรูปท่ี 9.3 ซง่ึ จะนาํ D-ฟลิบฟลอบ สต่ี ัวมาตอ กนัเรียกวงจรแบบน้ีวา 4-bit shift register เพราะวา สามรถเกบ็ ขอมลู ไดสีห่ ลกั คือ A,B,C,D รูปที่ 9.3 4-bit serial load shift register โดยใช D ฟลปิ ฟลอป วงจรในรูป 9.3 น้ีขอ มูลจะเขาแบบอนกุ รมและถกู เลื่อนไป เมื่อมี clock เขามาพิจารณาตารางท่ี9.1 เรม่ิ แรกจะเคลียรเอาตพ ตุ A,B,C,D ใหเ ปน 0000 โดยขา Clr อนิ พตุ เปน 0 ดังบรรทดั ท1่ีในตาราง ซึง่ เอาตพ ุตจะเปน 0000 เม่อื clock ลูกแรกเขา มาให Data เปน 1 เอาตพุตทีจ่ ะไดเ ปน 1000ดังในตารางบรรทัด 3 เนื่องจากอินพตุ D ของฟลิบฟลอป A เปน ”1” จะทําใหคาน้ีสงไปท่ี Q เมื่อ clockเขามา สําหรับ clock ลูกท่ี 2 และ 3 คา “1” จะถกู เล่ือนออกไปจากเอาตพตุ Q ของ FFA ตอกบั อนิ พตุ Dของ FF2 และเอาตพ ุต Q ของ FF2 จะตอ กับอินพตุ D ของ FF3 เอาตพ ุตที่ไดจะเปน 1110 ตอ มา clockลูกที่ 4 เขามา ในบรรทัดที่ 6 ของตารางอินพตุ D ของ FFA จะเปน “0” จะทําใหเ อาตพ ุตเปน 0111 และคา “0” จะถูกเลื่อนไปต้ังแตบรรทัดท่ี 6 ถึงบรรทัดที่ 10 ตอมา clock ลูกท่ี 9 ให data input จะเปน“1” เอาตพุตที่ไดจะเปน 1000 และสําหรับ clock ลูกที่ 9 ถึง 13 data inputจะเปน “0” ทําใหขอมูล 230

“1” ถูกเลื่อนไปจนถึงบรรทัดท่ี15 เอาตพุตจะเปน 0000 ซึ่งขอมูล “1” จะถูกเล่ือนไปทางขวาสุดแลวหายไป ตัว D ฟลิบฟลอป อาจเรียกวา delay flip-flop เนื่องจากมีการสงขอมูลจากอินพุต D ไปยังเอาตพุต Q หลังจากมี clock เขาไปหนึ่งลูก วงจรในรูป 9.3 น่ีเหมือนกับชิพตรีจิสเตอรแบบเขาอนุกรม(serial load shift register) คําวา “serial load” หมายความวาในเวลาหนึ่งจะมีขอมูลเขามาบิตเดียวตัวอยางเชน บรรทดั ท่ี 6 ของตาราง 9.1 จะเห็นวา เมอื่ มคี า “0” เขา มา คา น้ีจะเขา ไปบิตเดยี วเมอื่ มี clockเขามา โดยเอาตพุตจะมีคาเปน 0111 นอกจากน้ีจะสังเกตเห็นวา ถาเอาตพุตเปน “0” หมด หรือถูกclear จากน้ันใสข อ มูลอนิ พตุ “1” เขา ไปจะตองใชข ั้นตอนตางๆ ถึง หา ข้นั ตอน เอาตพ ตุ จึงมีคา เปน 0001ดงั เชนบรรทดั ที่ 10-14 เนอ่ื งจากขอ มลู ”1” นน้ั จะเขา ทีละบิตน่ันเอง วงจรในรูป 9.3 จะเห็นวาขอมูลจะเขาแบบอนุกรมออกแบบขนานทาง A,B,C,D แตถาหากจะเอาขอมลู ออกทางเอาตพุต Q ของFFD วงจรนี้จะกลายเปน เขาแบบอนกุ รมออกแบบอนกุ รม ตารางท่ี 9.1 ตัวอยา งการทาํ งานของชพิ ตร จี ีสเตอรแบบ 4 บิต ชิพตร ีจิสเตอรในรูป 9.3 สามารถสรางเปนชีพตร ีจิสเตอรแบบ 5 บติ ได โดยเพิ่มฟลิบฟลอปไปอีกหน่ึงตัวทางเอาตพุตของ FFD และสามารถเพิ่มเรื่อยๆ เปนชิพตรีจิสเตอรแบบหลายๆ บิตได ฟลิบฟลอปแบบอ่นื ๆ เชน J-K ฟลบิ ฟลอป , RS ฟลิบฟลอป กส็ ามารถนํามาสรางเปนชพี ตรจี ิสเตอรไ ดเ ชน กัน 231

โจทยทดสอบ1. วงจร shift-right รปู ที่ 9.4 เปน แบบ…………..……………….(parallel,serial) load shift register2. จงเขียนเอาตพ ตุ ของรจี ีสเตอรใ นรปู ท่ี 9.4 ของ clock แตล ะลูกเมอ่ื มี clock เขาไปจาํ นวน 6 ลกู3. จากวงจรในรูปท่ี 9.4 เมอื่ มี pulse เขา มา ขอ มลู จะถูกโหลดเขาชพิ ตร ีจีสเตอรอยางไร (entire 3-bitgroup single bit)4. วงจรรูปที่ 9.4 ขาอนิ พุตเคลยี ร (CLR) จะแอกตีฟลอจิกใด5. จากวงจรรูปท่ี 9.4 ถาขาเคลียรเปนลอจิก……………………...และสัญญาณ clock มีการเปลี่ยนลอจิก………………..…… (H-to-L, L-to-H) จะทําใหขอ มูลทเ่ี ขามาทางอนิ พตุ ถกู เลอ่ื นไปทางขวารปู ท่ี 9.4 โจทยเ กยี่ วกบั ชิพตร ีจีสเตอร9.2 ชิพตร จี สิ เตอรแบบเขา ขนานชิพตรีจสิ เตอรชนิดขอมูลเขาแบบอนกุ รมท่ีไดศึกษามาแลว จะสังเกตเห็นวาขอมูลที่เขา ไปจะเขาไปทลี ะบติ ในการปอนขอ มูลในแตล ะครง้ั เม่อื ขอ มูลถกู เลือกขอ มูลทางขวาก็จะหายไป ในรปู ท่ี 9.5a) จะเปนชิพตรีจิสเตอรแบบ parallel load 4-bit โดยขอมูลจะเขาแบบขนานสี่บิตในหน่ึงครงั้ โดยอินพุตคอืA,B,C และ D ดังรูปที่ 9.5 เม่ือมี clock เขาไปขอมูลจะถูกเลื่อนแตจะหมุนวน ( recirculating )ใหขอ มลู เอาตพ ุตกลบั มาสูอ ินพตุ โดยไมส ญู หายไดอะแกรมของ 4- parallel load recirculating shift register แสดงไดดังรปู 9.5b) โดยสรางจาก J-K ฟลิฟลอป เอาตพุต Q และ Q ของ FFD จะตอกลับมายังอินพุต J และ K ของ FFA ซ่ึงทําใหขอมูลที่ FFA ไมหาย ถาหากใหอินพุต CLR เปนลอจิก “0” เอาตพุตท้ังหมดจะถูกเคลียรเปน 0000ขอ มูล 4-bit ท่ีเขาไปยงั รีจสี เตอรจะเขา ทางอินพตุ A,B,C และ D ซงึ่ ตออยูก ับขา preset ( PS )ของฟลิบฟลอปแตละตัว เม่ือมี clock อินพุตเขามาขอมูลในชิพตรีจิสเตอรจะถูกเลื่อนไปทางขวาและขอ มูลจาก FF D จะกลับมายงั FF Aตารางที่ 9.2 จะอธิบายการทาํ งานของชพิ ตร ีจิสเตอรแ บบเขาขนาน บรรทัดที่ 1 จะเปนการใสคาทางอินพุต บรรทัดท่ี 2 จะเคลียรคาทางเอาตพุต ในบรรทัดที่ 3 คาอินพุต 1011 จะถูกโหลดเขาไปและเอาตพ ุตที่ไดออกมาจะเปน 0100 สําหรับบรรทัดท่ี 4 ถงึ 8 ถา มี clock เขา มา คาทางเอาตพตุ จะถูกเลื่อน 232

ถาสังเกตดูที่บรรทัดที่ 5 และ 6 จะเห็นวาคา 1 จาก FFD จะถูกปอนกลับมายัง FFA ในบรรทัดที่ 9 จะเคลียรคาเอาตพุตทั้งหมดและโหลดคาใหมเขาไปท่ีบรรทัดท่ี10เอาทพุตท่ีออกมาจะเปน0110สําหรับบรรทัดที่11ถึง15เมื่อ clock เขาไปคาท่ีอยูในฟลิปฟลอปจะถูกเลื่อน ชิพรีจีสเตอรแบบ parallel in-parallel out ยงั สามารถใชในการเก็บขอ มลู ชัว่ คราวไดอีกดวย รปู ที่ 9.5 4-bit parallel load recirculater shift register (ก) บล็อกไดอะแกรม (ข) วงจร 233

ตารางท่ี 9.2 ตัวอยา งการทาํ งานของชิพตรีจสี เตอรท โ่ี หลดขอมูลเขาแบบขนานโจทยท ดสอบ6. ไดอะแกรมในรปู ที่ 9.6 เปน ชพิ ตรจี สี เตอรแ บบ……………………..(serial,parallel) load recirculatingshift register7. จากรูปที่ 9.6 จงเขียนโหมดการทาํ งานสําหรับ clock แตละลูกวา ทาํ งานในโหมด “clear”, “parallelload” หรอื “shift right”8. จากวงจรในรูปท่ี 9.6 จงเขียนคาในรีจสี เตอรหลังจาก clock แตล ะลูกเขาไป (ให A เปนบิตทางซาย, Cเปฝน บิตทางขวา)9. วงจรในรปู ที่ 9.6 คือ…………………………………(nonrecirculating, recirculating) 3-bit shift register 234

รูปที่ 9.6 โจทยเ ก่ียวกบั ชพิ ตรจี ีสเตอร9.3 ชิพรีจีสเตอรแ บบท่ัวไป ถาหากไปดูคูมือของไอซี TTL จะพบวาไอซี TTLL ที่ทํางานเปนชิพรีจีสเตอรมีหลายเบอร เชนเบอร 74194 4bit bidirectional universal shift register ตัวไอซี 74194 สามารถโหลดขอมูลเขาไดทั้งแบบขนานและแบบอนุกรม ลักษณะขาและฟงกชันการทํางานแสดงไดดังรูปท่ี 9.7 การใชงานไอซีตัวน้ีสามารถเลือกไดว าจะเล่ือนขอมูลไปทางซายหรือเลอ่ื นขอ มูลไปทางขวาไดอีกดว ย ซงึ่ ถือไดวาไอซีตัวนี้เปนชิพตร ีจีสเตอรส ารพัดประโยชนตัวหนง่ึ จากไดอะแกรมดังรูปที่ 9.7 (ข) ซ่ึงเปนโครงสรางภายในของ 74194 จะเห็นวาการสรางชิพตรีจีสเตอรต ัวนเี้ กดิ จากการนําฟลิปฟลอป 4 ตัวมาประกอบกัน การใชงานไอซีเบอรน้ีจะใชชพิ ตรีจีสเตอรแบบตางๆ ได โดยการใชงานเปนไปตามตารางในรูปท่ี 9.7 (ง) ซ่ึงเราสามารถ clear, load, shift-right, shift-left ไดโ ดยโหมดการทาํ งานตา งๆ จะเปน ไปตามตารางในรปู ที่ 9.7 (ง) และไดอะแกรมในรูปท่ี 9.7 (จ) 235

รปู ที่ 9.7 4-bit TTL universal shift register (74194)โจทยทดสอบ10. จงเขยี นโหมดการทํางานของไอซเี บอร 74194 มา 5 โหมด11. จากรปู ท่ี 9.7 ถา ขาควบคุม S0 และ S1 ของไอซี 74194 เปน High จะทาํ งานในโหมดใด12. จากรปู ที่ 9.7 ถา ขาควบคุม S0 และ S1 ของไอซี 74194 เปน Low จะทํางานในโหมดใด 236

13. จากรปู ที่ 9.7 ถาหากใชไอซี 74194 เปน shift right ขา S0 จะตอ งเปน………………..(High, Low) S1จะตองเปน……………………(High, Low) และจะทาํ งานเมอ่ื clock เปลีย่ นจาก……………เปน ……………………9.4 การใชงานไอซี 74194 ชิพรีจสี เตอร ในหัวขอน่ีจะกลาวถึงการใชงานไอซี 74194 ใยลักษณะตางๆเชน เปนชิพรีจีสเตอรท่ีรับขอมูลแบบอนุกรม จะเปน serial load shift-right register การทํางานจะใหขาควบคมุ S0 เปน 1 และ S1 เปน0 เม่ือมี clock เขามาขอมูลจะเลื่อนจาก QA ไป QD โดยเลื่อนไปทางขวา และขอมูลจาก QDจะหายไปสําหรับการใชงาน การรับขอมลู แบบอนกุ รมและเล่ือนไปทางซาย เรียกวา เปน แบบ serial load shift-leftregister โดยขอ มลู จะเขา ทางขา D ของ QD และสง ออกทาง QA รปู ที่ 9.8 ไอซี 74194 (ก) 4-bit serial load shift-right (ข) 4-bit serial load shift-left 237

สําหรับการใชงานไอซี 74194 แบบ parallel load shift-right/left register จะรับขอมูลเขาแบบขนานและสามารถเลื่อนขอ มูลไดท้ังซา ยและขวา เมือ่ มี clock อินพุตเขาไป ขอ มลู จะถูกโหลดเขาทางอินพุต A,B,C และ D เมื่อขาควบคุม S0 และ S1 เปน 1 นอกจากนี้การใชงานยังเปล่ียนได 3แบบท่ีขาควบคุมโดยการใชง านเปน เลือ่ นซายเลือ่ นขวาและหยุด ถาหากขา CLR อินพุตเปน 0ขอ มลู ในรจี ีสเตอรจะถูกเคลยี รเปน 000 รปู ท่ี 9.9 ไอซี 74194 parallel load shift-right/left register 238

รูปที่ 9.10 ไอซี 74194 จาํ นวน 2 ตวั มาตอ กันเปน 8-bit parallel load shift-right register ถา หากนําไอซชี ิพรีจีสเตอรเบอร 74194 2 ตวั มาตอใหท ํางานรว มกันทําไดดงั รูปที่ 9.10 ซึง่ จเปนชิพตรีจีสเตอรขนาด 8 bit (8-bit parallel load shift-right register) ถาหากขา CLR อินพุตเปน 0เอาทพุตจะถูกเคลียรเปน 0000 0000 ขอมูลจะถูกโหลดเขาแบบขนานทีละ 8 บิต และเซตโหมดการทํางานที่ขา S0 และ S1 นอกจากน้ียงั มีการปอนกลับจาก QD ของชิพรีจสี เตอรตวั ที่2กลับมายังอนิ พุตของชพิ รีจีสเตอรต ัวท1่ี ถา หาก S0 เปน 1 และ S1 เปน 0 ชิพรีจสี เตอรจะเล่อื นไปทางขวาเม่อื มี clock เขา มาและถา S0 และ S1 เปน 0 ทงั้ คู ชพิ รีจีสเตอรจ ะหยุดเลื่อนขอมูล ไอซี 74194 จะเปนไอซีชิพรีจีสเตอรท่ีใชประโยชนไ ดมาก สามารถนําไปประยุกตใชงานไดหลายแบบเราสามารถใชชิพรีจีสเตอรเปนหนว ยความจําช่ัวคราวไดและใชสงขอมูลแบบอนุกรมเปนขนาน หรือจากแบบขนานเปนอนุกรมได นอกจากน้ชี ิพรจี สี เตอรย งั เปน สว นหน่งึ ทีใ่ ชในวงจรทางคณิตศาสตรอีกดวยโจทยทดสอบ14. ไอซี 74194 ถา หากตอ งการใชงานเปน แบบโหลดขอมูลแบบขนาน ขาควบคุม S0 และ S1 จะตอ งตอใหเปน………………………….(High, Low) ขอมูล 4 บิตจะถูกโหลดเขาไปทางอินพุตเมื่อ clock ลูกท่ี……………………….เขามา15. ถา ขาควบคมุ S0 และ S1 ของไอซี 74194 เปน Low ชิพตรีจสี เตอรจ ะทํางานในโหมดใด 239

16. ถาใชไอซี 74194 เปนแบบเล่ื อนข อมู ลไ ปทางขวา (shift right) ขาควบคุม S0 จะตอ งเปน ……………………….และ S1 จะตองเปน …………………………..17. จากรปู ท่ี 9.9 ถา S0 เปน “1” และ S1 เปน “1” ขาขอ มูลอนิ พตุ เปน “1” และขาเคลยี รเปน “0”เอาตพตุ ที่ไดจะเปน อยางไร18. จากรูปท่ี 9.7ไอซี 74194 จะถูกทริกดว ยสัญญาณแบบ………………………………….(H-to-L, L-to-H)9.5 ไอซีชิพรีจีสเตอร8 บิตแบบ CMOS ไอซีชิพรีจีสเตอรแบบ8บิตซึ่งเปนแบบ CMOS ไดแกเบอร 74HC164 8-bit serial in-parallelout shift register ไอซชี พิ รีจสี เตอรเบอรน ้ีจะรับขอ มูลแบบอนกุ รม8บิตและสง ขอ มูลออกแบบขนาน โดยขอมูลแตล ะบติ จะเกบ็ เอาไวใน D ฟลิปฟลอป ซง่ึ มีเอาทพ ตุ เปน Q0-Q7 ขาขอ มูลเขา มีสองขาคือ Dsa และDsB โดยจะตอกบั AND เกต ขาอินพุต MR จะเปนขารเี ซต็ ของ 74HC164 ถา ขานีเ้ ปน low เอาทพ ุตของฟลิปฟลอป ทกุ ตวั จะเปน 0 ไอซีเบอรน้ีจะทํางานเม่ือสัญญาณนาฬิกาที่อินพุต CP เปล่ียนจาก Low เปน High และมีขอมูลเขามาทางอินพุตโดยผาน AND เกต อินพุตคาแรกจะออกมาทางเอาตพุต Q0 ของFF1 (ดูรูปที่9.11 a) ตําแหนง ของขาตางแสดงได ดังรปู 9.11 c) สว นตารางในรูปที่ 9.11 d) จะบอกวาขาไหนใชทําอะไร 240

รูปท่ี 9.1119. ไอซี 74HC164 ทีข่ ารีเซ็ตจะแอกตฟี ลอจกิ อยา งไร20. ขา clock อินพุตของไอซี 74HC164 จะทาํ งานเม่อื ลอจกิ เปล่ยี นจากอะไรเปน อะไร21. จากรูปที่ 9.12 จงเขียนโหมดการทํางานสาํ หรับ clock แตละลกู22. จากรปู ที่ 9.12 จงเขยี นคาทางเอาตพ ตุ 8 บิต (Q0-Q7) หลังจาก clock แตละลกู เขา ไปจํานวน 6 ลกู23. ไอซี 74HC164 เปน …………………………………(CMOS, TTL) shift register24. ไอซี 74HC164 เรียกวา…………………………………(4-bit, 8-bit)…………………………….(parallel-load,serial-load) shift register รปู ที่ 9.12 241

9.6 การใชช พิ รจี ีสเตอรส รา งเปนดิจิตอลลเู ร็ต เครื่องเลนเกมลูเร็ตในสมัยกอนจะใชวงลอหมุน ตอมาไดมีการพัฒนาโดยใชวงจรอิเล็กทรอนิกสซึง่ เปน ท่นี ยิ มสรางเลนกนั มากในหมนู กั ศึกษา ในที่น้ีจะออกแบบสรางลูเล็ตโดยใชวงจรดิจิตอล โดยจะเปนเกมเส่ยี งทายเลขโดยการกดปุม บล็อกไดอะแกรมของวงจรลูเร็ตเขียนไดดังรูปที่ 9.13 เปนลูเร็ตแบบงาย ฯ โดยจะออกแบบใหเอาตพุตออกมา 8 หลักคือ Q0 ถึง Q7 และตอกับหลอด LED ประกอบเปน ring counter โดยเอาตพุตท้ัง 8 หลัก น้ีจะเปนเอาตพตุ ของชิพตรีจีสเตอร เมื่อเปดสวิตซใหระบบทํางานทํางาน ข้ันแรกจะเคลียรเ อาตพ ตุ ท้งั หมดใหเปน “0” ตอมาเมื่อกดสวิตซ spin wheel ใหล อหมนุ จะสงคา high หนึ่งลูกใหก ับวงจร voltage-controlled oscillator (VCO) จะทําใหวงจร VCO สง สญั ญาณนาฬิกาออกมาและสัญญานาฬิกาจะมีความถี่คอย ๆ ลดลงต่ําจนสุด โดยสัญญาณนาฬิกาน้ีจะสงใหกับวงจรแบบ ringcounter (ชิพรีจีสเตอร) และวงจรกําเนิดเสียง เอาตพุตจะทําใหหลอด LED สวางในตําแหนง0,1,2,3,4,5,6,7,0,1,2,....... ไปเร่ือยๆ จะกระทั่งหยุด จะทําใหเปนการสุมลอลูเรต็ ใหสวางท่ีบางตําแหนงซึ่งสามารถใชเลนเปน เกมได รปู ที่ 9.13 ไดอะแกรมของดิจติ อลรเู ลต็ อยางงา ย วงจร VCO จะสงสัญญาณนาฬิกามากระตุนวงจรขยายสัญญาณเสียง จะทําใหมีสัญญาณเสียงดังขณะทลี่ อ หมุน และความถ่ีของเสียงจะต่ําลงจนสดุ คลา ยกับเสียงของเคร่อื งยนตท่ีทําใหลอหยุดหมุนขณะเลน เกม ไดอะแกรมของวงจร ring counter ของลูเร็ตเกมแสดงไดดังรูป 9.14 a) ในสวนของวงจรring counter จะใชไอซีเบอร 74HC164 8-Bit serial in-parallel out shift register เมื่อกดปุมจายไฟจะเคลียรเ อาตพุตใหเ ปน “0” เมือ่ กดสวิตซ spin wheel อินพตุ ลูกแรกจะเปน High เขาไปยังชพิ รีจีสเตอร สภาวะนีแ้ สดงไดด งั รปู ที่ 9.14 a) สญั ญาณนาฬิกาลกู ตอๆ มาจะทําใหเกดิ การแสดงผลดังรูปที่ 9.14 a) ในแตละคร้ังของการสงสัญญาณนาฬิกาแตละลูก ชิพตรีจีสเตอรจะเลื่อนไปทางขวา 1ตําแหนง เมอื่ มาถึงเอาตพ ุต Q7 จะทาํ การปอ นกลบั ไปใหวงจรเร่มิ นับท่ี Q0 อีกครง้ั จากตวั อยางเมอ่ื กดสวิตซและมีสัญญาณนาฬิกาเขาไป 12 ลูก เอา๖พุตจะมาหยุดตรง Q3 หมายความวาเปนเลขท่ีชนะ(wining number) ของการเลนเกมครง้ั น้ี ดังรูปท่ี 9.14 b) 242

ไอซี 74HC164 8-Bit shift register ที่ประกอบเปน ring counter ดังรูป 9.14 a)จะมีคณุ สมบัตพิ เิ ศษสองประการ ประการแรกเอาตพุตตัวสุดทาย (Q7) จะปอ นกลับไปยงั ฟลิบฟลอปตัวแรก(Q0) ประการท่ีสอง สามารถโหลดขอมูลได และวิงเปนวงไดเม่ือมีอินพุต clock เขาเมาทางขา cpวงจรในรูป 9.14 a) จะเปน ลเู รต็ อยา งงายๆ เมอ่ื กดสวิตซจะทําใหล อ หมนุ (LED สวา ง) เมื่อปลอ ยสวติ ซจะทําใหหยุดหมุน วงจรลูเร็ตอยางงายน้สี ามารถปรบั ปรงุ ใหดีข้ึน โดยใสสัญญาณแบบตอเนอื่ งเขาไป ใหทํางานไดเ องหลงั กดปมุ หนึ่งคร้ัง โดยเพิ่มวงจรเขา ไปดงั แสดงในรปู ท่ี 9.15 รูปที่ 9.14 (ก) การนํา ring counter (ข) เอาตพุตท่ีไดจ ากการใส pulse เขา ไป 12 ลกู ในรูปท่ี 9.15 นั้นไอซี 555 timer จะประกอบเปนวงจร VCO เม่ือกดปุมหมุนรูเล็ตจะทําใหทรานซิสเตอร Q1 ทํางาน จะทําใหไอซี 555 ทํางานเปน free-running MV โดยสงคล่ืนรูปส่ีเหลี่ยมออกมา และตอเขากับขา CP ของชิพตรีจีสเตอร ขณะเดียวกันก็สงเสียงออกมาทางลําโพงดวย โดยกรปด -เปด ทรานซสี เตอร Q2 243

เม่ือกดสวิตซ spin ใหเร่ิมทํางาน จะเปนการชารจประจุใหกับตัวเก็บประจุ 47 uF ซึ่งไบอัสทรานซสี เตอรขา B ของ Q1 อยู เมื่อสวิตซ spin ถกู ปลอ ย ประจใุ นตวั เก็บประจจุ ะลดลง โดยจะลดลงชาหรือเรว็ ขึน้ อยกู ับคาตัวตานทานที่ตอ อยู เมือ่ ประจขุ องตัวเก็บประจุลดถงึ คา คาหนึง่ จะทําให Q1 หยุดนํากระแส ก็จะเปน การหยุดสญั ญาณทใี่ หกับวงจร ring counter รปู ที่ 9.15 เพิม่ วงจรเคลยี รอ ัตโนมตั ิ สําหรับวงจรในรูปที่ 9.16 จะเพิ่มวงจรเคลียรอตั โนมัติเขาไป ซ่ึงประกอบดวยตัวเก็บประจุ (C4)และตวั ตา นทาน (R7) ตอกันเมอ่ื กดปุมแหลงจา ยไฟ คา แรงดันตกครอมตัวเกบ็ ประจุ C4 จะเปน Lowและเร่ิมชารจประจุจนเปน High ทําใหขา MR อินพุตของไอซี 74HC164 มีคาเปน Low ระยะหนง่ึซง่ึ นานพอที่จะทาํ ใหเ อาตพ ุตของชพิ ตรีจีสเตอรทาํ งานเคลียรเ ปน 00000000 จากน้นั วงจะโหลดคา “1”เขาไปใน ring counter ซ่ึงเกิดจาก NAND เกต 4 ตัว และตัวตานทานสองตัว (R5และR6) ตอกันเปน R-S ฟลปิ ฟลอป เมือ่ เปดแหลง จายไฟจะใหสง คา High ใหก บั อนิ พุต (Dsa และ Dsb) เมอื่ สัญญาณนาฬิกาลูกแรกเขามา คา High ทางอินพุตจะถูกสงออกไปทางเอาตพุต Q0 ของไอซี 74HC164จากน้ันเอาตพุต Q0 จะถูกปอนกลับมาให Icd และจะรีเซ็ตใหเปน Low ดังน้ัน อินพุตคา “1” คาเดียวเทาน้ันที่จะถูกสงใหกับ ring counter และเม่ือ Q7 เปน High ก็จะถูกปอนกลับมาที่ Icc เพ่ือเซต็ ใหคา “1” ขูอ ินพุตอกี Q0 กจ็ ะเปน High อกี ครัง้ หน่งึ 244

รปู ท่ี 9.16โจทยทดสอบ25. จากรปู ท่ี 9.16 อุปกรณ R4 และ Q2 ทาํ หนา ที่อะไร26. จากรปู ที่ 9.16 ไอซี 74HC164 8-bit shift register จะใชเปน วงจรอะไร27. วงจรรปู ท่ี 9.16 อุปกรณใ ดที่นาํ มาประกอบกับไอซี 74HC164 ใชสําหรบั รเี ซต็ เอาตพุต “0” ตอนเริ่มแรก28. วงจรรูปที่ 9.16 ตวั ring counter ตองการเอาตพตุ จากไอซี 555 ซ่งึ ตอเปนวงจรอะไร29. จากรูปที่ 9.16 ตวั NAND เกตที่นํามาตอ เปนอนิ พุตสําหรับโหลดคา “1” เขา สู ring counter ตอเปน วงจรแบบใด9.7 การหาขอมลู ผดิ พลาดของชิพตรีจสี เตอรเบือ้ งตน พจิ ารณาวงจร serial load shift-right register ดังรูปท่ี 9.17 ซงึ่ ประกอบดว ย Dฟลิปฟลอปสี่ตัว หรือไอซี 7474 สองตัว ถาหากมีขอผิดพลาดของการทํางานเกิดข้ึน เรามีแนวทางการตรวจสอบและวเิ คราะหป ญ หาดังนี้ 245

1. สถานะทาํ งาน รูปที่ 9.17 ตัวอยางวงจรทีเ่ กิดขอ บกพรอ ง ผล ใหขาเคลียรอินพุตเปน “0” และกลับเปน “1” สรปุ คา เอาตพ ุตจะเปน 0000 ฟง กช ั่นเคลยี รทาํ งานไดถูกตอ ง2. สถานะทาํ งาน ใหข อมูลอนิ พตุ เปน “1” และสง pulse ไปกระตนุ ฟลิปฟลอปดวย logic ผล pulser สรปุ เอาตพ ุตเปน 1000 ฟลปิ ฟลอป A โหลดคา ไดถกู ตอ ง3. สถานะทาํ งาน ใหข อ มูลอินพตุ เปน “1” และสง pulse ไปกระตนุ ฟลิปฟลอป ผล เอาตพ ตุ มีคาเปน 1100 สรุป ฟลปิ ฟลอป A และ B โหลดคา ไดถูกตอ ง ใหขอมูลอนิ พตุ เปน “1” และสง pulse ไปกระตนุ ฟลิปฟลอป4. สถานะทาํ งาน เอาตพ ตุ มีคาเปน 1110 ผล ฟลปิ ฟลอป A,B และ C โหลดคาไดถูกตอง สรุป ใหข อ มลู อนิ พุตเปน “1” และสง pulse ไปกระตนุ ฟลปิ ฟลอป เอาตพตุ มีคาเปน 1110 เหมอื นเดิม5. สถานะทํางาน คาดวา มปี ญหาเกีย่ วกับฟลิปฟลอป D ทําใหโ หลดขอ มลู ไมถูกตอ ง ผล ใชล อจกิ โพรบวดั อินพุต D ของฟลปิ ฟลอป D ถา เปน “1” สรปุ D = “1” ทีฟ่ ลปิ ฟลอป D ขอ มลู High ของฟลิปฟลอป D ถูกตอง6. สถานะทํางาน สง pulse หนง่ึ ลูกเขาไปยงั ขา 11 ของฟลปิ ฟลอป D ผล เอาตพตุ ยังคงเปน 1110 สรุป ขอ มลู จาก D ไมสามารถว่งิ จากอินพุตเขาสูเอาตพ ุตของฟลิปฟลอป D ได ใชล อจกิ โพรบวดั คา เอาตพุตของฟลปิ ฟลอป D ที่ขา 97. สถานะทาํ งาน คาทว่ี ัดจากลอจกิ โพรบไมสามารถอานได ผล สรุป8. สถานะทาํ งาน ผล 246

สรปุ เอาตพ ุตของฟลิปฟลอป D อยรู ะหวาง High กบั Low นาจะเปนความ9. สถานะทํางาน ผดิ พลาดของฟลปิ ฟลอป D ภายในไอซี10. สถานะทาํ งาน ลองเปล่ียนไอซี 7474 ตัวท่ี 2 (FF C และ FF D) ทดสอบวงจรอกี ครง้ั ผล ฟลปิ ฟลอปโหลดคา “0” และ “1” สรปุ วงจรชพิ ตรจี ีสเตอรท ํางานไดถูกตอง จะเห็นวาในการทดสอบหาจุดบกพรอง ตําแหนงตางๆ เราจะตองรูจักการเลือกใชเคร่ืองมอืและโครงสรางภายในของไอซีท่ีเราศึกษาอยู สําหรับตัวอยางที่กลาวมาน้ีอีกเทคนิคหน่ึงอาจจะสลับไอซี 7474 ทั้ง 2 ตัวดู แลวเปรียบเทียบผลท่ีได กอ็ าจเปน การหาจดุ ผดิ พลาดอกี วธิ ีหน่งึโจทยท ดสอบ30. จากรปู ท่ี 9.17 ขอ ผดิ พลาดของวงจรคอื อะไร31. จากรปู ท่ี 9.17 ขอผิดพลาดเกดิ จากอะไร32. จากรปู ที่ 9.17 แกข อผดิ พลาดอยางไร33. ใชเ คร่ืองมืออะไรหาจุดบกพรอ งบางสรปุ1. ชิพตร ีจสี เตอรป ระกอบข้นึ มาจากฟลปิ ฟลอปหลายตัว2. ชพิ ตร ีจสี เตอรม คี ุณสมบัติเปนท้งั หนว ยความจาํ และตวั เล่อื นขอมลู3. ชพิ ตร ีจีสเตอรแ บบ serial load จะใหขอมูลเขาทีละบติ เมอ่ื มีสัญญาณนาฬกิ าเขา มา4. ชิพตร ีจีสเตอรแบบขนานจะยอมใหข อมูลเขาท้ังหมดในเวลาเดียวกัน5. ชพิ ตรีจสี เตอรสามารถสามารถทวนขอมูลกลับจากเอาตพ ุตมายงั อินพุตได6.ชิพตร จี ีสเตอรสามารถออกแบบใหเลอ่ื นไปทางซายหรอื ขวาได7. ชิพตรีจสี เตอรท ่ีมีขายโดยท่ัวไปจะออกแบบเปนไอซใี หสามารถดัดแปลงใชง านไดงา ย8. ชพิ ตรีจสี เตอรม ใี ชกันอยา งกวา งขวางในระบบดจิ ติ อล โดยจะใชเปนหนวยความจาํ ช่ัวคราวและเลอ่ื นขอ มลู9. การนับวงแหวน (ring counter) การโหลดขอมูลเขา ไปในชิพตรีจสี เตอร และใชชิพตร ีจีสเตอรใ หวนไปตามเสนทางท่ีกําหนดตามสญั ญาณนาฬิกาคําถามทา ยบท9.1 จงเขยี นสญั ลกั ษณของ 5-bit serial load shift-right register โดยใช D ฟลปิ ฟลอป 5 ตวัอินพุตประกอบดวย “data”, CLK และ CLR สําหรับเอาตพ ตุ มีลาเบลเปน A, B, C, D และ E โดยสญั ลกั ษณคลายกับรูปท่ี 9.39.2 จากขอ 9.1 จงเคลียรเ อาตพตุ ใหเปน 000009.3 จากขอ 9.1 ถา เคลียรร ีจสี เตอรแ ลว จะโหลดขอ มลู 10000 เขาไปในรีจีสเตอรจะตองทาํ อยา งไร9.4 จากขอ 9.1 ถา เคลยี รรจี สี เตอรแลว จะโหลดขอ มูล 00111 เขา ไปในรีจีสเตอรจะตอ งทําอยางไร 247

9.5 จากขอ 9.1 ถาหากใสส ัญญาณนาฬิกาเขา ไป จงเขยี นเอาตพตุ ทไ่ี ดใ นขอ ข. ถงึ จ.ก. เอาตพตุ เร่ิมแรก 01001 (A=0, B=1, C=0, D=0, E=1)ข. หลงั จาก pulse เขา ไป 1 ลกูค. หลังจาก pulse เขา ไป 2 ลกูง. หลงั จาก pulse เขา ไป 3 ลกูจ. หลงั จาก pulse เขา ไป 4 ลูก9.6 จากรูปที่ 9.9 ตวั parallel load register โดยใชไ อซเี บอร 74194 จะตองการ clock pulse ก่ีลกู จึงจะโหลดขอมูลจากอนิ พุตได9.7 ตวั …………………………(serial, parallel) load shift register จะรบั ขอมลู เขา ทีละบิต9.8 ตัว…………………………(serial, parallel) load shift register จะรบั ขอ มูลเขาทกุ บิตในเวลาเดยี วกัน9.9 จากรูปที่ 9.7 จงตอบคาํ ถามตอ ไปน้ีเกย่ี วกบั ไอซี 74194ก. จะทาํ อยางไรใหร จี ีสเตอร hold ขอมูลข. จงบอกการทํางานของรีจีสเตอร 4 โหมดค. ขาควบคมุ (S0 และ S1) ใชท ําอะไรง. ถา ใหทุกอินพตุ เขา มาพรอมกันหมด จะทาํ อยางไรจ. ภายใน shift register ใชฟ ลิปฟลอปแบบใดฉ. ชพิ ตร ีจีสเตอรจะใช clock แบบ……………………………(negative, positive) edgeช. จะใชง านแบบ inhibit mode จะตอ งทําอยางไรซ. ถาใชงานเปน shift left ขอ มูลจะเลือ่ นจาก…………………………….ไปหลัก………………………….ฌ. รีจีสเตอรส ามารถโหลดขอมูลแบบ…………………………………(serially, in parallel, either seriallyor in parallel) รูปท่ี 9.18 โจทยปญ หา 248

9.10 จากรูปท่ี 9.10 จงบอกโหมดการทํางานของไอซี 741949.11 จากรปู ที่ 9.11 จงตอบคําถามตอ ไปน้ีเกย่ี วกบั ไอซี 74HC164 shift registerก. สามารถเก็บขอมูลไดก่บี ิตข. เปน ไอซปี ระเภท…………………………………(CMOS, TTL) ICค. ตัวนเ้ี ปน …………………………………..(parallel, serial)-load shift registerง. ขารเี ซต็ จะแอกตีฟลอจิกอะไรจ. ตัวชพิ ตร จี ีสเตอรจะทํางานเมือ่ สัญญาณนาฬกิ าเปลย่ี นแบบ……………………………..(H-to-L, L-to-H)ฉ. ขา data input 2 ตวั จะตอ กบั ………………………………(AND, OR) เพือ่ โหลดขอ มูลเขาสฟู ลปิ ฟลอปตวั แรก9.12 จากรูปท่ี 9.19 จงเขียนขอ มูลในรีจีสเตอรเมื่อ pulse แตล ะลกู เขาไป รปู ท่ี 9.19 โจทยปญหา9.13 จากรปู ที่ 9.13 อปุ กรณท ีเ่ ปน ตัวกาํ เนดิ clock pulse เรยี กวา อะไร9.14 จากรูปที่ 9.14 (ก) ไอซี 74HC164 จะทํางานเปน วงจรอะไร9.15 จากรูปที่ 9.16 ความถขี่ องวงจร VCO กําหนดโดยตวั เกบ็ ประจุใด9.16 จากรูปที่ 9.16 ความตานทาน R7 และตวั เก็บประจุ C4 มไี วเพื่ออะไร9.17 จากรูปท่ี 9.16 ตัวตานทาน R5 และ R6 จะทาํ ใหเอาตพุตของ ICa เปนลอจิกอะไรเม่ือเร่ิมจายไฟ9.18 จากรูปที่ 9.16 ถา Q0 เปน High เอาตพุตของ R-S ฟลปิ ฟลอป ICa จะเปน ลอจิกอะไรคําตอบโจทยทดสอบ1. serial2. after pulse t1 = 000 after pulse t2 = 100 after pulse t3 = 010 after pulse t4 = 001 after pulse t5 = 000after pulse t6 = 100 249

3. single bit4. LOW5. HIGH, L-to-H6. parallel7. pulse t1 = clear pulse t2 = parallel load pulse t3 = shift-right pulse t4 = shift-right pulse t5 = shift-right pulse t6 = parallel load pulse t7 = shift-right pulse t8 = shift-right8. after pulse t1 = 000 after pulse t2 = 010 after pulse t3 = 001 after pulse t4 = 100 after pulse t5 = 010 after pulse t6 = 101 after pulse t7 = 110 after pulse t8 = 0119. recirculating10. 1. Clear 2. parallel load 3. shift-right 4. shift-left 5. inhibit (do nothing)11. parallel load12. inhibit13. HIGH, LOW, LOW, HIGH14. HIGH, one15. inhibit16. 1, 0, shift-right serial17. 0000 (cleared)18. L-to-H19. LOW20. L-to-H or LOW-to-HIGH21. during pulse t1 = reset during pulse t2 = shift-right 250

during pulse t3 = shift-right during pulse t4 = shift-right during pulse t5 = shift-right during pulse t6 = shift-right22. during pulse t1 = 00000000 during pulse t2 = 10000000 during pulse t3 = 01000000 during pulse t4 = 00100000 during pulse t5 = 10010000 during pulse t6 = 0100100023. CMOS24. 8-bit, serial-load25. audio amplifier26. ring counter27. R7 and C428. voltage-controlled oscillator or VCO29. R-S latch or latch30. will not shift a HIGH into the D position31. Output Q (pin 9) of FF D floating ; 7474 IC that contains FF C and FF D faulty32. A new 7474 IC should be inserted, replacing FF C and FF D33. logic pulser, logic probe 251