ວິຊາດີຈິຕໍ້ແລະໂລຈິກ

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข จากตัวอยา งท่ี 2-8 กรณีที่นาํ รหัส BCD – 8421 มาบวกกนั และคา ที่ไดเกิน 9 จะตองแปลงรหัส BCD-8421 เปนรหัสเพิ่ม 3 แลวจึงนํามาบวกกันโดยผลลัพธท่ีไดจากการบวกกันเปนรหัส BCD - 8421 2.4 รหสั ตรวจสอบความผิดพลาด (Error – Detecting Code) เน่ืองจากขอ มูลท่จี ะตอ งมีการรบั หรอื สงดวยระบบดิจทิ ัล อาจมีขอ ผิดพลาดเกิดขึ้นไมวาจะเปน ขอผิดพลาดที่เกิดขึ้นกอนท่ีจะมีการรับสงขอมูล หรือขอผิดพลาดท่ีเกิดข้ึนหลังจากรับสงขอมูล เรยี บรอยแลว ดงั นน้ั จงึ จาํ เปน ที่จะตองมีการตรวจสอบหาขอผดิ พลาดของขอมูลกอนทจ่ี ะนําไปใชงาน จริง เพ่ือไมใ หเ กิดความเสยี หาย หรอื เกดิ ความเสียหายนอ ยท่ีสดุ การใชบ ิตพาริต้ี (Parity bit) เปนวธิ ี หน่งึ ทีส่ ามารถนาํ มาตรวจสอบหาความผดิ พลาดของขอมูลได โดยการพจิ ารณาเฉพาะจาํ นวนของบติ ที่ มคี าเปน 1 จากจํานวนบติ ทัง้ หมดซ่ึงแบงออกเปน 2 วิธี ดังน้ี วธิ ที ี่ 1 พารติ ้ีคู (Even parity) คือ การทาํ ใหจ ํานวนบิตท้ังหมดมีจํานวนบิตท่ีมีคาเปน 1 เปน จาํ นวนคู โดยการเติมบิตเพิ่มเขา ไปในขอ มลู อกี 1 บติ โดยหากขอ มลู เดิมมจี าํ นวนบิตทม่ี คี า เปน 1 เปน จาํ นวนค่ีใหเตมิ บติ “ 1” เพมิ่ เขา ไปเพอ่ื เปลย่ี นใหจ าํ นวนบิตทมี่ ีคาเปน 1 กลายเปนจํานวนคู แตหาก ขอ มูลเดมิ มีจํานวนบิตทม่ี คี าเปน 1 เปน จํานวนคูอ ยูแลว ใหเ ตมิ บติ “ 0” เพมิ่ เขาไปเพื่อใหจํานวนบิตที่ มีคา เปน 1 มเี ปน จาํ นวนคคู งเดมิ วธิ ที ี่ 2 พาริตีค้ ี่ (Odd parity) คือ การทําใหจํานวนบิตทั้งหมดมีจํานวนบิตที่มีคาเปน 1 เปน จาํ นวนคโี่ ดยการเตมิ บิตเพม่ิ เขา ไปในขอ มลู อกี 1 บติ โดยหากขอ มลู เดมิ มีจาํ นวนบติ ท่ีมคี า เปน 1 เปน จํานวนคใู หเ ติมบติ “ 1” เพม่ิ เขาไปเพอื่ เปลีย่ นใหจ าํ นวนบติ ท่มี ีคา เปน 1 มเี ปนจาํ นวนค่ี แตห ากขอมลู เดมิ มีจํานวนบติ ท่ีมคี าเปน 1 เปนจํานวนคอี่ ยแู ลวใหเติมบิต “ 0” เพ่ิมเขาไปเพื่อใหจํานวนบิตที่มีคา เปน 1 มเี ปนจํานวนค่คี งเดิม ตวั อยา งท่ี 2-9 จงเติมพารติ ีค้ ู และ พารติ คี้ ่จี ากใหรหสั 1001 วิธที ํา เน่อื งจากรหสั 1001 มีจํานวนบิตทม่ี คี า เปน 1 อยู 2 ตวั ดงั นก้ี ารเตมิ พารติ ้ีคู และ พาริตคี้ ่ี เปน ดังนี้ การเตมิ พาริตคึ :ู เติม “ 0” เพมิ่ เขา ไป ไดเปน “ 10010” การเตมิ พารติ คึ :่ี เติม “ 1” เพ่ิมเขาไป ไดเ ปน “ 10011” 2.5 รหัสเกรย (Gray Code) รหัสเกรย เปน รหสั ที่อยใู นประเภทท่ไี มมีนาํ้ หนัก เชนเดียวกับรหัส Excess – 3 เพราะฉะน้ันจึง เปนรหสั ทีไ่ มเหมาะท่ีจะนํามาใชในการคํานวณทางคณิตศาสตร โดยลักษณะของรหัสเกรย คือจะมี การเปลีย่ นแปลงขอมลู ในแตล ะลาํ ดับเพียงแค 1 บติ เทา น้ันจึงทําใหโอกาสเกิดความผิดพลาดมีนอย ซึ่งหากใชรหัสเกรยเปน อนิ พตุ หรือเอาตพ ุตจะมคี วามผดิ พลาดนอ ยกวาหากเทียบกับรหัสเลขฐานสอง พิจารณาตารางที่ 2.2 ประกอบการอธิบาย 32

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ ตารางท่ี 2.2 การเปรียบเทียบการเปลยี่ นแปลงของบิตขอ มูลระหวางรหสั เกรยแ ละรหสั เลขฐานสอง เลขฐานสิบ รหัสเลขฐานสอง รหัสเกรย 0 0000 0000 1 0001 0001 2 0010 0011 3 0011 0010 4 0100 0110 5 0101 0111 6 0110 0101 7 0111 0100 8 1000 1100 9 1001 1101 จากตารางที่ 2.2 แสดงใหเ ปนวาการเปลย่ี นแปลงคาในแตล ะลาํ ดบั ข้นั นั้น รหัสเกรยจะมกี าร เปลย่ี นแปลงเพยี งครง้ั ละ 1 บิตเทา นนั้ แตรหสั เลขฐานสองจะมีการเปล่ียนแปลงอยางนอย 1 บติ (ซง่ึ อาจจะมากกวา 1 บิต) เชน การเปลยี่ นจาก 1 เปน 2 ในเลขฐานสิบ เลขฐานสบิ รหสั เลขฐานสอง รหัสเกรย 1 0001 0001 2 0010 0011 การเปลยี่ นจาก 7 เปน 8 ในเลขฐานสบิ เลขฐานสิบ รหสั เลขฐานสอง รหัสเกรย 7 0111 0100 8 1000 1100 จากตวั อยางขา งตน สงั เกตเหน็ วา การเปลี่ยนจาก 1 เปน 2 และจาก 7 เปน 8 ในเลขฐานสิบ จะ ทําใหรหัสเลขฐานสองมีการเปล่ียนแปลง 2 และ 4 บิตตามลําดับ แตในรหัสเกรยน้ันจะมีการ เปล่ียนแปลงเพยี ง 1 บติ เสมอ ประโยชนข องรหัสเกรย คอื นําไปใชกบั Encoder ซงึ่ เปน อปุ กรณทใ่ี ชส ําหรับการวัดตําแหนง และ นับความเรว็ รอบท่ีมคี วามแมน ยาํ สงู สําหรบั วธิ กี ารคํานวณหารหสั เกรยน ้ันทําไดโ ดยการแปลงมาจากรหัสเลขฐานสอง โดยการแปลง จากรหัสเลขฐานสองเปนรหัสเกรย และการแปลงจากรหัสเกรยเปนรหัสเลขฐานสองจะมีวิธีการท่ี คลายๆกนั ดังนี้ 33

เอกสารประกอบการสอนวิชาวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข 2.5.1 การแปลงจากรหสั เลขฐานสองเปน รหัสเกรย การแปลงจากรหสั เลขฐานสองเปนรหัสเกรยมขี นั้ ตอนดังน้ี 1. กําหนดใหบิตท่ีมีลําดับความสําคัญสูงที่สุดคือ n (จํานวนบิตท้ังหมดของรหัส เลขฐานสองลบดวย 1) และบติ ท่ีมีลาํ ดับความสําคญั ตา่ํ ที่สุดคือ 0 2. บติ ท่ี n ของรหสั เกรยจ ะมีคา เทา กบั บติ ท่ี n ของรหสั เลขฐานสอง 3. นาํ บติ ท่ี n และบติ ที่ n-1 ของรหัสเลขฐานสองมาบวกกนั ผลลัพธที่ไดจะเปนบิตที่ n – 1 ของรหสั เกรยโ ดยการบวกนัน้ จะเปน การบวกแบบเลขฐานสองโดยไมค ดิ ตวั ทด เพราะฉะนั้น 1 + 1 =0 4. กําหนดใหบ ติ ท่ี n-1 ของรหสั เลขฐานสองเปนบติ ท่ี n ซ่ึงพจิ ารณาไดดงั นี้ 4.1 กรณบี ติ ที่ n ยงั ไมเ ทากบั 0 ใหก ลบั ไปขนั้ ตอนที่ 3 4.2 กรณีท่ีบิตที่ n มีคาเทา กับ 0 จบการทํางานโดยคําตอบของรหัสเกรยคอื บิตท่ี n ของรหัสเกรยจะเปน บติ ทมี่ ลี ําดบั ความสาํ คญั สงู สุดเรยี งลงไปจนถงึ บิตท่ี 0 ของรหัสเกรยซ งึ่ เปน บติ ทมี่ ี ลาํ ดบั ความสําคัญตํ่าที่สุด ตวั อยา งท่ี 2-10 จงแปลงจากรหสั เลขฐานสองตอไปนี้ 100112 เปน รหสั เกรย วิธที าํ จากตวั อยางพบวา 100112 มที ัง้ หมด 5 บติ เพราะฉะนน้ั n มีคาเทา กบั 5-1 = 4 การคาํ นวณหา รหัสเกรยส ามารถทาํ ไดด ังน้ี ขั้นตอนท่ี 1 บิตท่ี n ของรหสั เกรยจะมีคา เทากับบติ ท่ี n ของรหสั เลขฐานสอง บติ ที่ 4 3 2 1 0 รหสั 1 0 0 1 1 เลขฐานสอง รหสั เกรย 1 ขัน้ ตอนที่ 2 นาํ บิตที่ 4 และบติ ที่ 3 ของรหสั เลขฐานสองมาบวกกันผลลพั ธทไี่ ดจ ะเปน บิตที่ 3 ของรหสั เกรยไ ดเ ปน 1 (บติ ที่ 4 ของรหสั เลขฐานสอง) + 0 (บติ ท่ี 3 ของรหสั เลขฐานสอง) = 1 (บติ ที่ 3 ของรหัสเกรย) บติ ที่ 4 3 2 1 0 รหสั 1 0 0 1 1 เลขฐานสอง รหัสเกรย 1 1 ขน้ั ตอนที่ 3 กําหนดใหบ ิตท่ี n-1 ของรหัสเลขฐานสองเปนบติ ที่ n เพราะฉะน้ันปจจุบันบิตที่ n คือบติ ท่ี 3 ซึ่งยังมีคา ไมเทา กับ 0 ขั้นตอนที่ 4 นาํ บติ ท่ี 3 และบติ ท่ี 2 ของรหัสเลขฐานสองมาบวกกันผลลัพธท่ีไดจะเปน บิตที่ 2 ของรหสั เกรยไ ดเ ปน 34

เอกสารประกอบการสอนวิชาวงจรดจิ ิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสุข 0 (บิตที่ 3 ของรหสั เลขฐานสอง) + 0 (บติ ที่ 2 ของรหสั เลขฐานสอง) = 0 (บติ ที่ 2 ของรหสั เกรย) บติ ท่ี 4 3 2 1 0 รหสั 1 0 0 1 1 เลขฐานสอง รหสั เกรย 1 1 0 ขน้ั ตอนที่ 5 กาํ หนดใหบิตที่ n-1 ของรหสั เลขฐานสองเปน บิตท่ี n เพราะฉะน้ันปจ จุบันบิตที่ n คือบติ ท่ี 2 ซ่งึ ยังมีคาไมเทากบั 0 ข้ันตอนที่ 6 นําบติ ที่ 2 และบิตที่ 1 ของรหสั เลขฐานสองมาบวกกนั ผลลัพธที่ไดจะเปน บิตที่ 1 ของรหัสเกรยไดเ ปน 0 (บติ ที่ 2 ของรหสั เลขฐานสอง) + 1 (บติ ที่ 1 ของรหสั เลขฐานสอง) = 1 (บติ ท่ี 1 ของรหัสเกรย) บิตที่ 4 3 2 1 0 รหัส 1 0 0 1 1 เลขฐานสอง รหสั เกรย 1 1 0 1 ข้นั ตอนท่ี 7 กําหนดใหบ ติ ท่ี n-1 ของรหสั เลขฐานสองเปน บติ ท่ี n เพราะฉะนั้นปจจุบันบิตท่ี n คือบิตท่ี 1 ซง่ึ ยังมคี าไมเทากบั 0 ขน้ั ตอนที่ 8 นําบติ ท่ี 1 และบติ ท่ี 0 ของรหัสเลขฐานสองมาบวกกนั ผลลัพธท่ีไดจะเปน บิตที่ 0 ของรหสั เกรยไ ดเ ปน 1 (บิตท่ี 1ของรหัสเลขฐานสอง) + 1 (บติ ที่ 0 ของรหสั เลขฐานสอง) = 0 (บติ ที่ 0 ของรหสั เกรย) บิตท่ี 4 3 2 1 0 รหัส 1 0 0 1 1 เลขฐานสอง รหัสเกรย 1 1 0 1 0 ขั้นตอนที่ 9 กาํ หนดใหบ ติ ท่ี n-1 ของรหสั เลขฐานสองเปนบติ ท่ี n เพราะฉะนน้ั ปจจุบันบติ ที่ n คอื บติ ท่ี 0 ซึ่งมคี า เทากับ 0 แลว เพราะฉะน้นั 100112 = 11010 (Gray Code) 2.5.2 การแปลงจากรหสั เกรยเปน รหสั เลขฐานสอง การแปลงจากรหสั เกรยเปนรหัสเลขฐานสองมขี ัน้ ตอนดังนี้ 1. กําหนดใหบ ติ ทม่ี ีลาํ ดับความสําคัญสูงที่สุดคือ n (จํานวนบิตท้ังหมดของรหสั เกรยลบ ดวย 1) และบิตทม่ี ีลําดับความสาํ คญั ต่าํ ที่สดุ คือ 0 2. บิตท่ี n ของรหสั เลขฐานสองจะมคี า เทากบั บติ ท่ี n ของรหสั เกรย 35

เอกสารประกอบการสอนวิชาวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสุข 3. นาํ บติ ที่ n ของรหสั เลขฐานสอง บวกกบั บติ ที่ n-1 ของรหสั เกรย ผลลัพธที่ไดจ ะเปน บิต ท่ี n – 1 ของรหสั เลขฐานสองโดยการบวกนั้นจะเปนการบวกแบบเลขฐานสองโดยไมคิดตัวทด เพราะฉะน้ัน 1 + 1 = 0 4. กาํ หนดใหบ ติ ท่ี n-1 ของรหสั เกรย และรหัสเลขฐานสองมาเปนเปนบติ ที่ n ซึ่งพิจารณา ดังนี้ 4.1 กรณบี ติ ท่ี n ยงั ไมเ ทา กบั 0 ใหก ลบั ไปข้นั ตอนท่ี 3 4.2 กรณีทบ่ี ิตท่ี n มคี าเทากบั 0 จบการทาํ งานโดยคําตอบของรหสั เลขฐานสองคอื บติ ท่ี n ของรหัสเลขฐานสองจะเปนบิตที่มีลําดับความสําคัญสูงสุดเรียงลงไปจนถึงบิตที่ 0 ของรหัส เลขฐานสองซง่ึ เปน บติ ทม่ี ลี ําดบั ความสําคญั ตํา่ ที่สุด ตวั อยา งท่ี 2-11 จงแปลงจากรหสั เกรยต อไปนี้ 11100 เปนรหัสเลขฐานสอง วิธที ํา จากตวั อยางพบวา 11100 มีท้งั หมด 5 บิตเพราะฉะนนั้ n มคี าเทากบั 5 - 1 = 4 การคํานวณหา รหัสเลขฐานสองสามารถทาํ ไดด งั นี้ ขนั้ ตอนที่ 1 บติ ท่ี n ของรหสั เลขฐานสองจะมีคาเทา กับบติ ที่ n ของรหสั เกรย บติ ท่ี 4 3 2 1 0 รหสั เกรย 1 1 1 0 0 รหัส 1 เลขฐานสอง ข้ันตอนท่ี 2 นาํ บติ ที่ 4 ของรหสั เลขฐานสองมาบวกกับบติ ท่ี 3 ของรหัสเกรย ผลลัพธท ไ่ี ดจะเปน บิตที่ 3 ของรหสั เลขฐานสองไดเปน 1 (บติ ท่ี 4 ของรหสั เลขฐานสอง) + 1 (บิตที่ 3 ของรหสั เกรย) = 0 (บติ ที่ 3 ของรหัสเลขฐานสอง) บติ ท่ี 4 3 2 1 0 รหัสเกรย 1 1 1 0 0 รหสั 1 0 เลขฐานสอง ขน้ั ตอนที่ 3 กาํ หนดใหบ ติ ที่ n-1 ของรหสั เกรย และรหัสเลขฐานสอง เปนบิตที่ n เพราะฉะน้ัน ปจจุบนั บิตที่ n คอื บติ ท่ี 3 ซึง่ ยงั มีคาไมเทา กับ 0 ขั้นตอนที่ 4 นําบิตท่ี 3 ของรหสั เลขฐานสองมาบวกกบั บิตท่ี 2 ของรหสั เกรย ผลลัพธทไี่ ดจะเปน บิตที่ 2 ของรหสั เลขฐานสองไดเปน 0 (บิตท่ี 3 ของรหสั เลขฐานสอง) + 1 (บิตท่ี 2 ของรหสั เกรย) = 1 (บิตท่ี 2 ของรหสั เลขฐานสอง) 36

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสุข บิตที่ 4 3 210 รหัสเกรย 1 1 100 1 0 1 รหัส เลขฐานสอง ขน้ั ตอนที่ 5 กําหนดใหบ ติ ที่ n-1 ของรหสั เกรย และรหัสเลขฐานสอง เปน บิตที่ n เพราะฉะน้ัน ปจจบุ นั บิตที่ n คอื บิตท่ี 2 ซง่ึ ยังมีคาไมเทา กับ 0 ขน้ั ตอนท่ี 6 นําบิตที่ 2 ของรหสั เลขฐานสองมาบวกกับบิตที่ 1 ของรหัสเกรย ผลลัพธท ีไ่ ดจ ะเปน บติ ที่ 1 ของรหัสเลขฐานสองไดเ ปน 1 (บิตที่ 2 ของรหสั เลขฐานสอง) + 0 (บติ ที่ 1 ของรหสั เกรย) = 1 (บติ ที่ 1 ของรหัสเลขฐานสอง) บิตที่ 4 3 2 1 0 รหัสเกรย 1 1 1 0 0 รหสั 1 0 1 1 เลขฐานสอง ขนั้ ตอนที่ 7 กําหนดใหบ ติ ที่ n-1 ของรหสั เกรย และรหสั เลขฐานสอง เปนบิตที่ n เพราะฉะนั้น ปจจุบนั บติ ที่ n คือบิตที่ 1 ซึ่งยังมีคา ไมเ ทา กับ 0 ขั้นตอนที่ 8 นําบติ ท่ี 1 ของรหสั เลขฐานสองมาบวกกับบิตท่ี 0 ของรหสั เกรย ผลลัพธท ่ีไดจ ะเปน บติ ที่ 0 ของรหัสเลขฐานสองไดเ ปน 1 (บติ ท่ี 1 ของรหสั เลขฐานสอง) + 0 (บติ ที่ 0 ของรหสั เกรย) = 1 (บติ ท่ี 0 ของรหัสเลขฐานสอง) บติ ท่ี 4 3 2 1 0 รหสั เกรย 1 1 1 0 0 รหัส 1 0 1 1 1 เลขฐานสอง ขน้ั ตอนท่ี 9 กําหนดใหบ ติ ที่ n-1 ของรหัสเกรย และรหสั เลขฐานสอง เปน บติ ท่ี n เพราะฉะนั้น ปจจบุ นั บิตที่ n คอื บติ ท่ี 0 ซึ่งมคี า เทากับ 0 แลว เพราะฉะนัน้ 11100 (Gray Code) = 101112 2.6 รหัสแอสกี (ASCII Code) รหัสแอสกี หรือ ASCII Code มีช่ือเต็มคือ American Standard Code for Information Interchange คือรหัสท่ีประกอบไปดวยกลุมของเลขฐานสองขนาด 7 บิต ซึ่งแตละกลุมของรหัส ดังกลาว จะถูกแทนดวยตัวอักษรภาษาอังกฤษพิมพใ หญ (A - Z), ตวั อกั ษรภาษาอังกฤษพิมพเลก็ (a - z), ตัวเลขอารบกิ (0 - 9) และอักขระอน่ื ๆ โดยที่ รหัส 1 ตวั จะถูกแทนดวยอกั ขระ 1 ตัว เชน 4116 จะหมายถงึ ตัวอักษร “ A” , 6116 จะหมายถึงตัวอกั ษร “ a” เปนตน 37

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสขุ ตารางท่ี 2.3 รหสั แอสกที ใี่ ชแ ทนสญั ลกั ษณบ างสว นโดยเปรยี บเทียบกบั เลขฐานสบิ หก เลขฐานสบิ หก สญั ลักษณ เลขฐานสบิ หก สญั ลักษณ เลขฐานสิบหก สัญลักษณ 41 A 61 a 30 0 42 B 62 b 31 1 43 C 63 c 32 2 44 D 64 d 33 3 45 E 65 e 34 4 46 F 66 f 35 5 47 G 67 g 36 6 48 H 68 h 37 7 49 I 69 i 38 8 4A J 6A j 39 9 4B K 6B k 4C L 6C l 4D M 6D m 4E N 6E n 4F O 6F o 50 P 70 p 51 Q 71 q 52 R 72 r 53 S 73 s 54 T 74 t 55 U 75 u 56 V 76 v 57 W 77 w 58 X 78 x 59 Y 79 y 5A Z 7A z ตารางท่ี 2.3 แสดงการเปรียบเทียบคา ระหวางเลขฐานสบิ หก กับสัญลักษณต า งๆ บางสวน โดยท่ี เลขฐานสิบหกขา งตนน้เี กิดจากการแปลงมาจากเลขฐานสองขนาด 7 บิต เชน หากตองการสัญลกั ษณ “ A” กต็ องแทนคา ดว ย 4116 ซึง่ 4116 หากมองในรปู แบบของเลขฐานสองคือ 1000001 (หากตอ งการ แปลงเปนเลขฐานสบิ หกโดยใชว ธิ ลี ดั ใหใสบติ 0 เพิ่มที่ขา งหนา อีก 1 บิตสําหรบั แตละกลุม ของรหัส แอสกีซงึ่ จากตัวอยา งไดเ ปน 01000001 ซง่ึ จะมีคาเทา กบั 4116 เชนเดมิ ) 38

เอกสารประกอบการสอนวิชาวงจรดจิ ิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสุข ตวั อยางท่ี 2-12 จงแสดงรหสั แอสกตี อไปน้อี อกมาเปน ขอ ความ 4416 4916 4716 4916 5416 4116 4C16 วธิ ที ํา จากตารางที่ 2.3 ไดผลดังน้ี 4416 แทนดวย D 4916 แทนดว ย I 4716 แทนดว ย G 4916 แทนดวย I 5416 แทนดวย T 4116 แทนดวย A 4C16 แทนดว ย L เพราะฉะนนั้ ขอ ความทีไ่ ดค อื DIGITAL ตวั อยา งท่ี 2-13 จงแสดงรหสั แอสกตี อไปนี้ออกมาเปนขอความ 1000011100000110101002 วิธีทํา เนื่องจากโจทยกําหนดเปนรหัสเลขฐานสองเพื่อใหงายในการคํานวณ ควรแปลงจากรหัส เลขฐานสองเปน เลขฐานสบิ หกกอนดังนี้ ข้นั ตอนท่ี 1 แบง รหสั เลขฐานสองออกเปนกลมุ ๆละ 7 บติ โดยแบง จากบติ ทมี่ ีลําดบั ความสาํ คญั ต่าํ สดุ ไปหาบติ ทม่ี ลี ําดบั ความสาํ คญั สงู สดุ คอื 32 1 ไดด งั น้ี 100001110000011010100 กลุมท่ี 1 คอื 1010100 กลมุ ท่ี 2 คือ 1000001 กลมุ ท่ี 3 คือ 1000011 ขนั้ ตอนที่ 2 แปลงจากรหสั เลขฐานสองของแตละกลมุ เปน เลขฐานสบิ หก ไดด งั น้ี กลุมที่ 1 คอื 1010100 = 5416 กลุมท่ี 2 คอื 1000001 = 4116 กลมุ ท่ี 3 คอื 1000011= 4316 ขัน้ ตอนท่ี 3 แทนเลขฐานสิบหกแตละกลมุ ดว ยตวั อักษรทตี่ รงตามตารางท่ี 2.3 ไดด งั นี้ 5416 แทนดว ย T 4116 แทนดว ย A 4316 แทนดวย C เพราะฉะนน้ั ขอ ความท่ไี ดค ือ CAT 2.7 บทสรุป วงจรดิจิทลั จะประมวลผลเพียงรหัสท่ีอยูในรูปแบบรหัสเลขฐานสองเทาน้ัน ซึ่งรหัสมีอยูหลาย ชนิด เชน รหัส BCD – 8421 รหสั เพิม่ 3 รหัสเกรย หรือ รหัสแอสกี เปนตน โดยรหสั เพมิ่ 3 เกิดจาก การบวกคารหัส BCD – 8421 ที่มีขนาด 4 บิต ดวย 3 โดยรหสั เพ่มิ 3 เปน รหสั ทไี่ มมกี ารถวงนาํ้ หนัก เชน เดียวกันกบั รหัสเกรย จึงไมเหมาะในการนํามาคํานวณทางคณิตศาสตร แตถูกนิยมนํามาใชก ับ อุปกรณอินพุต หรือเอาตพุต รหัสแอสกีเปนรหัสมาตรฐานที่ใชแทนตัวอักษรภาษาอังกฤษ รวมถึง อักขระท่ีสําคัญและเปนมาตรฐานตัวอื่นๆ นอกจากน้ันรหัสยังสามารถถูกนํามาใชสําหรับการ 39

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ ตรวจสอบขอ ผิดพลาดของขอ มูล ซ่ึงในเอกสารเลม นก้ี ลา วถึงการตรวจสอบความผดิ พลาดดวยวิธี พา รติ คี้ ู และ พารติ ้คี ่ี คําถามทา ยบท 1. รหสั คอื อะไร 2. รหัสเลขฐานสอง และรหัส BCD – 8421 มคี วามแตกตา งกันอยางไร 3. จงแปลงจากรหัสเลขฐานสบิ ตอ ไปนีเ้ ปน รหสั BCD – 8421 3.1) 79 3.2) 94 3.3) 186 3.4) 399 3.5) 4101 4. จงแปลงจากรหสั BCD – 8421 ตอ ไปนีเ้ ปน รหสั เลขฐานสบิ 4.1) 0110011110010101 4.2) 1000010000100001 4,3) 0010001101010110 4.4) 0111100100100111 4.5) 1001011010011001 5. จงแปลงจากรหสั เลขฐานสองตอ ไปนเ้ี ปน รหสั BCD – 8421 5.1) 1011101101 5.2) 11011101111 5.3) 10111011011 5.4) 101101011101 5.5) 10111010101110 6. จงแปลงจากรหสั เลขฐานสบิ หกตอไปนี้เปน รหสั BCD – 8421 6.1) AHF 6.2) 147 6.3) 8A4 6.4) 9F 6.5) 1011 7. จงเตมิ พารติ ค้ี แู ละพารติ ค้ี ี่ ใหกบั รหสั ตอไปนี้ 7.1) 101110 7.2) 101100 7.3) 101101 7.4) 100110 7.5) 111111 40

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ 8. จงแปลงจากรหัสเลขฐานสองตอ ไปนี้เปน รหสั เกรย 8.1) 10111011 8.2) 111101110111 8.3) 101101011 8.4) 101111011 8.5) 1011011111 9. จงแปลงจากรหสั เกรยต อ ไปนเ้ี ปนรหสั เลขฐานสอง 9.1) 101101111011 9.2) 101101101011 9.3) 1011101101111 9.4) 1011110111011 9.5) 1111011110111 10. จงแปลงจากรหัสเลขฐานสิบตอไปน้ีเปนรหสั เกรย 10.1) 75 10.2) 97 10.3) 621 10.4) 854 10.5) 812 11. จงแปลงจากรหสั BCD – 8421 ตอไปนเ้ี ปนรหสั เกรย 11.1) 100110000011 11.2) 01110110 11.3) 10000111 11.4) 000100100011 11.5) 01110110 12. จงแปลงจากขอ ความตอไปนีเ้ ปน รหัสแอสกี 12.1) ELETRONIC 12.2) el ectronic 12.3) ENGINEERING 12.4) engineering 12.5) UDRU 41

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ เอกสารอา งอิง Marcovit z, A. B. (2009). Introduction to Logic Design. New York: McGraw-Hil l . Mark, B. (2003). Com plete Digital Design: A Com prehensive Guide to Digital Electronics and Com puter System Architecture. New York: McGraw-Hil l . David, M. H. (2012).Digital Design and Com puter Architecture. USA: Morgan Kaufm ann. Ram aswam y, P. (2011). Digital System s Design. United Kingdom : London Business School . Morris, M, Michael , D. C. (2006). Digital Design. New Jersey: Prentice-Hal l Int ernational In c. ธวชั ชยั เลือ่ นฉวี และ อนุรกั ษ เถื่อนศิริ. (2527). ดิจติ อลเทคนิคเลม 1.กรงุ เทพฯ: มติ รนราการพมิ พ. มงคล ทองสงคราม. (2544).ทฤษฎีดิจิตอล.กรุงเทพฯ: หา งหนุ สวนจาํ กัด วี.เจ. พร้ินดิง้ . ทมี งานสมารทเลิรนนิ่ง. (2543). ออกแบบวงจร Digital และประยุกตใ ชงาน.กรงุ เทพฯ: หางหุนสวน สามัญสมารทเลริ น นิง่ . 42

เอกสารประกอบการสอนวิชาวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสขุ แผนบรหิ ารการสอนประจําบทท่ี 3 เกตและไอซพี ืน้ ฐาน 1 ช่ัวโมง 30 นาที หวั ขอ เนอื้ หา 3.1 บทนาํ 3.2 ตารางความจรงิ 3.3 แผนผงั เวลา 3.4 แอนดเ กต 3.5 ออรเ กต 3.6 น็อตเกต 3.7 แนนดเ กต 3.8 นอรเ กต 3.9 เอก็ คลซู พี ออรเกต 3.10 เอ็กคลซู พี นอรเ กต 3.11 คุณสมบตั ขิ องเกตพนื้ ฐาน 3.11.1 คาปลอดสัญญาณรบกวน 3.11.2 ความเรว็ ในการทํางาน 3.11.3 การสญู เสียกาํ ลงั 3.11.4 ความสามารถในการตอรวมกนั 3.11.5 กระแสซงิ คและกระแสซอรส 3.12 ไอซีพ้ืนฐาน 3.12.1 ไอซีเบอร 7408 3.12.2 ไอซีเบอร 7432 3.12.3 ไอซีเบอร 7404 3.12.4 ไอซีเบอร 7400 3.12.5 ไอซเี บอร 7402 3.12.6 ไอซเี บอร 7486 3.12.7 ไอซีเบอร 74266 3.13 บทสรปุ วัตถปุ ระสงคเ ชิงพฤตกิ รรม 1. เพื่อใหผ ูเรยี นมคี วามรูความเขา ใจเกย่ี วกบั การใชงานเกตพื้นฐาน 2. เพอ่ื ใหผ ูเรยี นมคี วามรคู วามเขาใจเกยี่ วกบั การใชงานไอซพี นื้ ฐาน 3. เพ่อื ใหผ เู รยี นมคี วามรูค วามเขาใจเกย่ี วกบั ตารางความจรงิ วธิ กี ารสอนและกจิ กรรมการเรียนการสอนประจาํ บท 1. บรรยายเนอ้ื หาในแตล ะหัวขอ พรอมยกตวั อยางประกอบ 43

เอกสารประกอบการสอนวิชาวงจรดจิ ิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสขุ 2. ศึกษาจากเอกสารประกอบการสอน 3. ผูสอนสรุปเน้อื หา 4. ทาํ แบบฝก หดั เพื่อทบทวนบทเรยี น 5. เปด โอกาสใหผ เู รยี นถามขอสงสยั 6. ผสู อนทาํ การซกั ถาม สื่อการเรียนการสอน 1. เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจิก 2. ภาพเลื่อน การวดั ผลและการประเมิน 1. ประเมินจากการซักถามในชัน้ เรยี น 2. ประเมินจากความรว มมอื และความรับผดิ ชอบตอการเรยี น 3. ประเมนิ จากการทาํ แบบฝกหดั ทบทวนบทเรยี น 44

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ บทที่ 3 เกตและไอซีพื้นฐาน 3.1 บทนํา ในบทน้จี ะกลาวถงึ เกตและไอซพี ้นื ฐานที่มีการใชง านในระบบดิจิทัล โดยท่ลี กั ษณะของเกตแตละ ชนิดนนั้ จะมีอนิ พุตอยางนอ ย 1 ขา สว นเอาตพ ตุ จะมีเพียง 1 ขาเทาน้ัน ซ่ึงผลลัพธทางเอาตพุตที่ได ออกมาจะมีความแตกตางกันข้ึนอยูกับคุณสมบัติของเกตแตละชนิดโดยใชตารางความจริง (Truth Table) หรือ แผนผังเวลา (Timing Diagram) เปน ตวั บอกคณุ สมบตั ิของเกต กําหนดใหสถานะของอินพุตและเอาตพุตของเกตพน้ื ฐานมีท้ังหมด 2 สถานะ ดงั ตอไปน้ี สถานะ 0 (สายดิน หรือ กราวด) และ สถานะ 1 (แรงดัน 5 โวลต) 3.2 ตารางความจรงิ ตารางความจรงิ คอื ตารางท่ีใชในการแสดงคุณสมบัติของเอาตพ ุตของเกตหรือวงจรแตละชนิด จากความสัมพนั ธของอินพุต ซึ่งเอาตพ ตุ ที่เปนไปไดท้ังหมดจะขึน้ อยกู บั จํานวนของอินพตุ โดยจํานวน ของเอาตพตุ ที่เปน ไปไดท ั้งหมด คอื 2จํานวนอินพุต เชน มอี นิ พุต 3 ตวั จาํ นวนของผลลพั ธของเอาตพ ุตจะ มที ง้ั หมด 3 กรณี เปนตน = 8 2 ตารางท่ี 3.1 ตวั อยางของตารางความจริง อินพุต เอาตพุต AB Y 00 1 01 1 10 0 11 1 ตารางที่ 3.1 แสดงตัวอยางของตารางความจริงที่มีอินพตุ 2 ตัว เพราะฉะน้ันของผลลัพธข อง เอาตพุตจะมีทั้งหมด 2 กรณดี ังน้ี = 4 2 อินพตุ A = 0, อนิ พุต B = 0 จะไดเ อาตพ ตุ Y = 1 อินพตุ A = 0, อินพตุ B = 1 จะไดเ อาตพ ตุ Y = 1 อนิ พตุ A = 1, อนิ พตุ B = 0 จะไดเ อาตพตุ Y = 0 อนิ พุต A = 1, อินพตุ B = 1 จะไดเ อาตพตุ Y = 1 3.3 แผนผังเวลา แผนผงั เวลา คือ แผนผังทีถ่ ูกนํามาใชสาํ หรบั พจิ ารณาความสัมพันธระหวางสถานะของสัญญาณ อินพุตทงั้ หมดและสถานะของสัญญาณเอาตพุตทง้ั หมดทเี่ กดิ ขึ้นในแตล ะชวงเวลา 45

เอกสารประกอบการสอนวิชาวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสขุ อนิ พุต A v t อนิ พุต B t เอาตพ ุต Z 1 t 0 v 1 0 v 1 0 t1 t2 t3 t4 รูปท่ี 3.1 ตัวอยา งแผนผงั เวลา จากรปู ท่ี 3.1 แสดงตวั อยา งของแผนผงั เวลาจากความสมั พันธข องอนิ พุตและเอาตพุตทั้งหมดที่ เกิดขนึ้ ในแตละชวงเวลา ดงั นี้ ชว งเวลา t1: อนิ พุต A = 0, อนิ พตุ B = 0 จะไดเ อาตพ ตุ Z = 0 ชว งเวลา t2: อินพุต A = 1, อินพุต B = 0 จะไดเ อาตพตุ Z = 1 ชว งเวลา t3: อนิ พตุ A = 0, อินพตุ B = 1 จะไดเ อาตพตุ Z = 1 ชว งเวลา t4: อินพุต A = 1, อินพุต B = 0 จะไดเ อาตพตุ Z = 1 3.4 แอนดเกต (AND GATE) แอนดเกต คอื เกตทม่ี ีอนิ พตุ อยา งนอย 2 ขา และมีเอาตพตุ เพยี ง 1 ขา โดยการทาํ งานของแอนด เกตคือ เอาตพุตมคี า เปน 1 ไดกต็ อเมือ่ อินพตุ ทุกขาจะตอ งมคี าเปน 1 แตหากมีอนิ พตุ อยางนอย 1 ขา มคี าเปน 0 แลว จะทาํ ใหเ อาตพตุ มคี า ออกมาเปน 0 ในทันที แอนดเกตจะใชส ัญลกั ษณ “ .” แทนความหมายของการ แอนด เชน หากสมมตวิ า เปนแอนดเกต แบบอนิ พุต 2 ขา โดยมีตวั แปร A และ ตวั แปร B เปนอินพุต และมีตวั แปร Z เปนเอาตพตุ จะเขียน เปน สมการไดด ังนี้ Z = A.B หรอื หากเปนแอนดเกตแบบอินพตุ 3 ขา โดยมีตัวแปร A ตัวแปร B และ ตัวแปร C เปนอนิ พตุ และมตี วั แปร Z เปนเอาตพุต จะเขียนเปนสมการไดดังนี้ Z = A.B.C สําหรับ การเขียนสมการของการแอนดอาจจะตัดสัญลักษณ “ .” ท้ิงไดเชน การแอนดแบบอินพุตท่ีมี 2 ขา เขียนสมการไดเปน Z = AB เปนตน ตารางที่ 3.2 ตารางความจรงิ ของแอนดเกต อนิ พตุ เอาตพ ตุ AB Z = AB 00 0 01 0 10 0 11 1 46

เอกสารประกอบการสอนวิชาวงจรดิจิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ ตารางที่ 3.2 แสดงตารางความจรงิ ของแอนดเ กตแบบอนิ พตุ 2 ขา อธิบายไดดงั นี้ อนิ พุต A = 0, อนิ พตุ B = 0 จะไดเอาตพ ตุ Z = 0 อินพตุ A = 0, อินพุต B = 1 จะไดเ อาตพตุ Z = 0 อินพตุ A = 1, อนิ พตุ B = 0 จะไดเ อาตพตุ Z = 0 อนิ พุต A = 1, อนิ พุต B = 1 จะไดเอาตพ ตุ Z = 1 (a) (b) รปู ที่ 3.2 สญั ลกั ษณของแอนดเกต รูปท่ี 3.2 แสดงสัญลักษณของแอนดเกต โดยท่ี (a) แสดงสญั ลักษณของแอนดเกตท่มี อี นิ พตุ แบบ 2 ขา และ (b) แสดงแอนดเกตท่มี อี นิ พุตแบบ 3 ขา ตัวอยางท่ี 3-1 จากไดอะแกรมแสดงเวลา (Timing Diagram) ของแอนดเ กตทม่ี อี นิ พตุ แบบ 2 ขา ตอ ไปนี้จงหาเอาตพ ุตท่เี กดิ ขึน้ ในแตล ะชวงเวลา อินพตุ A v 1 t 0 อินพุต B v 1 t 0 t1 t2 t3 t4 วิธที าํ จากไดอะแกรมแสดงเวลาสามารถคํานวณหาเอาตพตุ แตละชว งเวลาไดด ังน้ี ชว งเวลา t1 อินพตุ A มคี า เปน 1 อินพตุ B มคี า เปน 0 ไดเ อาตพตุ เปน 0 ชว งเวลา t2 อนิ พตุ A มีคาเปน 1 อินพุต B มคี า เปน 1 ไดเ อาตพ ตุ เปน 1 ชวงเวลา t3 อินพุต A มีคาเปน 0 อนิ พตุ B มคี า เปน 1 ไดเอาตพตุ เปน 0 ชวงเวลา t4 อินพุต A มีคาเปน 1 อนิ พุต B มคี า เปน 0 ไดเ อาตพตุ เปน 0 จากเอาตพ ุตท่ไี ดม าในแตล ะชว งเวลา จึงสามารถเขยี นออกมาเปน ไดอะแกรมแสดงเวลาไดด ังนี้ อนิ พตุ A v t อนิ พุต B t เอาตพ ตุ Z 1 t 0 47 v 1 0 v 1 0 t1 t2 t3 t4

เอกสารประกอบการสอนวิชาวงจรดิจิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสุข 3.5 ออรเกต (OR GATE) ออรเ กต คือเกตท่มี อี ินพตุ อยา งนอ ย 2 ขา และมีเอาตพ ตุ เพียง 1 ขาเชนเดยี วกบั แอนดเกต โดย การทํางานของออรเกตจะทําใหเ อาตพ ุตมคี า เปน 1 ไดก ็ตอเม่ือมีอินพุตอยางนอย 1 ขาที่มีคาเปน 1 และจะทาํ ใหเ อาตพตุ มคี า เปน 0 ไดก ต็ อเม่ืออนิ พุตทุกขามคี า เปน 0 ออรเ กตจะใชส ัญลกั ษณ “ +” แทนความหมายของการ ออร เชน หากสมมติวา เปนออรเ กตแบบ อนิ พตุ 2 ขา โดยมตี วั แปร A และ ตวั แปร B เปน อินพุต และมีตัวแปร Z เปนเอาตพุต จะเขียนเปน สมการไดด งั นี้ Z = A + B หรอื หากเปน ออรเ กตแบบอนิ พุต 3 ขา โดยมตี ัวแปร A ตวั แปร B และ ตัว แปร C เปน อนิ พตุ และมีตวั แปร Z เปน เอาตพ ตุ จะเขยี นเปน สมการไดดังน้ี Z = A + B + C ตารางที่ 3.3 ตารางความจริงของออรเ กต อินพุต เอาตพตุ AB Z = A+ B 00 0 01 1 10 1 11 1 ตารางที่ 3.3 แสดงตารางความจริงของออรเ กตแบบอนิ พตุ 2 ขา อธิบายไดด งั นี้ อินพุต A = 0, อินพุต B = 0 จะไดเ อาตพตุ Z = 0 อินพุต A = 0, อินพตุ B = 1 จะไดเ อาตพ ตุ Z = 1 อนิ พุต A = 1, อนิ พุต B = 0 จะไดเ อาตพตุ Z = 1 อนิ พุต A = 1, อนิ พุต B = 1 จะไดเ อาตพ ตุ Z = 1 (a) (b) รปู ที่ 3.3 สัญลักษณข องออรเ กต รูปที่ 3.3 แสดงสญั ลักษณข องออรเ กต โดยท่ี (a) แสดงสญั ลกั ษณข องออรเกตทมี่ อี นิ พตุ แบบ 2 ขา และ (b) แสดงออรเกตทมี่ อี นิ พตุ แบบ 3 ขา ตวั อยางที่ 3-2 จากไดอะแกรมแสดงเวลาของออรเ กตท่มี อี นิ พุตแบบ 2 ขาตอไปนี้จงหาเอาตพ ตุ ที่ เกดิ ข้นึ ในแตล ะชว งเวลา 48

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสขุ v t t อนิ พุต A 1 0 v อินพุต B 1 0 t1 t2 t3 t4 วิธที ํา จากไดอะแกรมแสดงเวลาสามารถคํานวณหาเอาตพตุ แตละชวงเวลาไดด ังน้ี ชวงเวลา t1 อนิ พุต A มีคา เปน 0 อนิ พตุ B มคี าเปน 0 ไดเ อาตพ ตุ เปน 0 ชว งเวลา t2 อนิ พุต A มีคา เปน 1 อินพตุ B มคี าเปน 1 ไดเอาตพ ตุ เปน 1 ชวงเวลา t3 อินพตุ A มคี าเปน 1 อินพตุ B มคี าเปน 0 ไดเอาตพ ตุ เปน 1 ชว งเวลา t4 อนิ พุต A มีคาเปน 1 อินพตุ B มคี าเปน 1 ไดเอาตพตุ เปน 1 จากเอาตพ ุตที่ไดม าในแตล ะชว งเวลา จึงสามารถเขยี นออกมาเปนไดอะแกรมแสดงเวลาไดด ังนี้ อินพุต A v t อินพุต B t 1 0 v 1 0 เอาตพ ุต Z v 1 t 0 t1 t2 t3 t4 3.6 น็อตเกต (NOT GATE) นอ็ ตเกต คือเกตทมี่ อี ินพุต 1 ขา และมีเอาตพุต 1 ขา โดยการทาํ งานของนอ็ ตเกตคือ เอาตพุตจะ มีคาเปนตรงกันขา มกับอินพิตเสมอ เชน หากอินพุตมีคาเปน 0 เอาตพุตจะมีคาเปน 1 หรือ หาก อินพตุ มีคา เปน 1 เอาตพตุ จะมีคาเปน 0 หากสมมติวา ตัวแปร A เปนอินพตุ ของนอ็ ตเกต เอาตพ ตุ ของนอ็ ตเกตเขยี นไดด งั นี้ A ตารางที่ 3.4 ตารางความจริงของนอ็ ตเกต อินพตุ เอาตพุต AA 01 10 49

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ ตารางท่ี 3.4 แสดงตารางความจรงิ ของนอ็ ตเกต อธบิ ายไดด งั นี้ อินพตุ A = 0 จะไดเ อาตพ ตุ A = 1 อนิ พุต A = 1จะไดเอาตพ ตุ A = 0 รูปที่ 3.4 สัญลกั ษณข องนอ็ ตเกต 3.7 แนนดเ กต (NAND GATE) แนนดเกต คือเกตที่มีอนิ พุตอยา งนอย 2 ขา และมีเอาตพตุ เพยี ง 1 ขา โดยการทาํ งานของแนนด เกต คือเอาตพ ตุ มีคา เปน 0 กต็ อเมอ่ื อินพุตทกุ ขาจะตองมคี าเปน 1 แตหากมอี นิ พตุ อยา งนอย 1 ขามี คาเปน 0 แลว จะทาํ ใหเอาตพ ตุ มคี า ออกมาเปน 1 ในทันที หากสมมติวา เปน แนนดเกตแบบอนิ พุต 2 ขา โดยมตี ัวแปร A และ ตวั แปร B เปนอินพุต และมี ตัวแปร Z เปนเอาตพ ุต จะเขียนเปน สมการไดดังนี้ Z = A.B หรือ หากเปนแนนดเกตแบบอินพุต 3 ขา โดยมตี ัวแปร A ตวั แปร B และ ตวั แปร C เปน อินพุต และมตี ัวแปร Z เปน เอาตพตุ จะเขียนเปน สมการไดดงั น้ี Z = A.B.C ตารางท่ี 3.5 ตารางความจรงิ ของแนนดเ กต อินพตุ เอาตพุต AB Z = A.B 00 1 01 1 10 1 11 0 ตารางที่ 3.5 แสดงตารางความจริงของแนนดเกตแบบอนิ พตุ 2 ขา อธิบายไดด งั น้ี อนิ พุต A = 0, อนิ พุต B = 0 จะไดเอาตพ ตุ Z = 1 อนิ พตุ A = 0, อินพตุ B = 1 จะไดเ อาตพ ตุ Z = 1 อินพุต A = 1, อินพตุ B = 0 จะไดเอาตพ ตุ Z = 1 อนิ พุต A = 1, อินพตุ B = 1 จะไดเอาตพ ตุ Z = 0 (a) (b) รปู ที่ 3.5 สญั ลกั ษณของแนนดเกต 50

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสุข รูปท่ี 3.5 แสดงสญั ลักษณข องแนนดเ กต โดยท่ี (a) แสดงสญั ลกั ษณข องแนนดเ กตทีม่ อี ินพตุ แบบ 2 ขา และ (b) แสดงแนนดเ กตทม่ี อี ินพตุ แบบ 3 ขา สัญลกั ษณของแนนดเกตจะมีความคลายคลึงกับสญั ลักษณข องแอนดเกต ตางกันเพียงที่แนนด เกตจะมวี งกลมวงเลก็ ๆที่ตาํ แหนงปลายของเอาตพุต โดยที่จรงิ แลวนั้นเอาตพตุ ของแนนดเ กตเปน สว น กลับของเอาตพ ุตของแอนดเกตนั่นเอง โดยที่สวนกลับของแอนดเกตสามารถทําไดอีกวิธีโดยนํา เอาตพตุ ของแอนดเกดิ มาเปน อินพตุ ใหกบั น็อตเกต  (a) (b) รูปท่ี 3.6 เปรียบเทยี บการใชงานแนนดเ กต รูปท่ี 3.6 แสดงใหเหน็ วาเอาตพุต Z ของแนนดเกต (a) และ เอาตพุต Z ที่เกิดจากการนํา เอาตพุตของแอนดเกตมาเปนอินพุตใหกับน็อตเกต (b) นั้นมีคาเทากัน เพราะฉะนั้นหากผูใชงาน ตองการตอ วงจรดังรูปที่ 3.6(b) แตไมมีแอนดเกต (หรือไมมีน็อตเกต) ผใู ชงานสามารถใชแนนดเกต แทนได หรอื ในทางกลับกัน หากผใู ชงานตองการใชงานแนนดเกต แตไมม ีแนนดเ กตผูใชงานสามารถ ตอวงจรดังรปู ท่ี 3.6(b) แทนได ตัวอยางท่ี 3-3 จากไดอะแกรมแสดงเวลาของตอไปน้จี งหาเอาตพตุ ท่เี กดิ ข้นึ ในแตล ะชว งเวลา ของ แอนดเกต และแนนดเกต อินพุต A v 1 t 0 อินพุต B v 1 t 0 t1 t2 t3 t4 วิธที ํา จากไดอะแกรมแสดงเวลาสามารถคํานวณหาเอาตพตุ แตล ะชว งเวลาไดด ังน้ี ชว งเวลา t1 อินพุต A มคี า เปน 1 อนิ พตุ B มคี า เปน 0 ไดเ อาตพตุ แอนดเกตเปน 0, ไดเอาตพ ตุ แนนดเกตเปน 1 ชวงเวลา t2 อินพตุ A มีคา เปน 1 อินพตุ B มคี า เปน 1 ไดเ อาตพ ตุ แอนดเกตเปน 1, ไดเ อาตพ ตุ แนนดเกตเปน 0 ชว งเวลา t3 อินพุต A มีคาเปน 0 อินพุต B มคี าเปน 1 ไดเ อาตพ ตุ แอนดเกตเปน 0, ไดเ อาตพ ตุ แนนดเกตเปน 1 ชวงเวลา t4 อินพตุ A มีคา เปน 1 อินพตุ B มคี าเปน 0 ไดเอาตพตุ แอนดเกตเปน 0, ไดเอาตพ ตุ แนนดเกตเปน 1 51

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข จากเอาตพ ตุ ทไ่ี ดม าในแตล ะชว งเวลา จึงสามารถเขยี นออกมาเปนไดอะแกรมแสดงเวลาได ดงั น้ี อินพุต A v t อนิ พุต B t เอาตพตุ (แอนดเ กต) 1 t เอาตพุต (แนนดเกต) t 0 v 1 0 v 1 0 v 1 0 t1 t2 t3 t4 จากไดอะแกรมแสดงเวลาของเอาตพุตทง้ั สองแสดงใหเ หน็ วา เอาตพุตของแอนดเกตและเอาตพ ตุ ของแนนดเกตจะมีคา ตรงกนั ขา มกนั เสมอ ขอ ดขี องแนนดเกตคือ สามารถนาํ แนนดเกตไปดัดแปลงเปนเกตชนิดอ่นื ๆไดท ัง้ หมดไมว า จะเปน แอนดเกต ออรเกต น็อตเกต รวมถงึ เกตชนิดอนื่ ๆท่ีอยางไมไดกลา วถงึ จากความสามารถดงั กลา วนีจ้ งึ สามารถเรยี กแนนดเกตอีกชือ่ หนึง่ คือ ยนู ิเวอรแ ซลเกต ซง่ึ วธิ กี ารนําแนนดเกตไปตอเปน เกตชนดิ อน่ื ๆ นน้ั จะกลาวถึงในบทถัดไป 3.8 นอรเ กต (NOR GATE) นอรเ กต คือเกตที่มีอินพตุ อยางนอ ย 2 ขา และมเี อาตพุตเพยี ง 1 ขา โดยการทาํ งานของนอรเกต คือเอาตพุตมีคา เปน 1ก็ตอเมื่ออนิ พตุ ทุกขาจะตองมีคาเปน 0 แตห ากมีอนิ พตุ อยางนอ ย 1 ขามคี า เปน 1 แลว จะทําใหเอาตพุตมคี า ออกมาเปน 0 ในทันทีโดยสามารถนํานอรเกตมาตอเพ่ือใชงานแทนเกต ชนดิ อื่นๆไดเชน เดยี วกันกบั แนนดเกต หากสมมตวิ าเปนนอรเ กตแบบอนิ พตุ 2 ขา โดยมตี ัวแปร A และ ตวั แปร B เปน อินพุต และมตี วั แปร Z เปนเอาตพ ตุ จะเขยี นเปนสมการไดดงั น้ี Z = A+ B หรือ หากเปนนอรเกตแบบอินพุต 3 ขา โดยมีตัวแปร A ตัวแปร B และ ตัวแปร C เปนอินพุต และมีตัวแปร Z เปนเอาตพุต จะเขียนเปน สมการไดดงั นี้ Z = A + B+ C 52

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสขุ ตารางท่ี 3.6 ตารางความจริงของนอรเ กต อนิ พุต เอาตพตุ AB Z = A+B 00 1 01 0 10 0 11 0 ตารางที่ 3.6 แสดงตารางความจรงิ ของนอรเ กตแบบอินพตุ 2 ขา อธบิ ายไดด งั น้ี อินพุต A = 0, อินพตุ B = 0 จะไดเ อาตพ ตุ Z = 1 อนิ พุต A = 0, อินพตุ B = 1 จะไดเอาตพตุ Z = 0 อินพตุ A = 1, อนิ พุต B = 0 จะไดเ อาตพตุ Z = 0 อินพตุ A = 1, อินพุต B = 1 จะไดเอาตพตุ Z = 0 (a) (b) รูปที่ 3.7 สญั ลักษณข องนอรเ กต รปู ท่ี 3.7 แสดงสญั ลักษณข องนอรเกต โดยที่ (a) แสดงสญั ลักษณข องนอรเ กตท่ีมีอนิ พุตแบบ 2 ขา และ (b) แสดงนอรเกตที่มอี ินพุตแบบ 3 ขา สญั ลกั ษณข องนอรเ กตจะมคี วามคลา ยคลงึ กับสัญลกั ษณข องออรเ กต ตางกนั เพยี งทนี่ อรเ กตจะมี วงกลมวงเลก็ ๆท่ีตําแหนงปลายของเอาตพตุ โดยที่จริงแลว น้นั เอาตพตุ ของนอรเ กตเปนสว นกลับของ เอาตพ ตุ ของออรเกตน่ันเอง โดยทส่ี ว นกลับของออรเ กตสามารถทําไดอีกวิธีโดยนําเอาตพุตของออร เกดิ มาเปนอนิ พุตใหก ับนอ็ ตเกต  (b) (a) รปู ที่ 3.8 เปรียบเทยี บการใชงานนอรเ กต รปู ท่ี 3.8 แสดงใหเห็นวาเอาตพ ุต Z ของนอรเ กต (a) และ เอาตพ ตุ Z ทเี่ กดิ จากการนาํ เอาตพ ตุ ของออรเกตมาเปนอนิ พตุ ใหก ับน็อตเกต (b) นนั้ มีคาเทา กัน เพราะฉะนน้ั หากผูใชง านตองการตอ วงจร ดังรูปที่ 3.8(b) แตไมมีออรเกต (หรือไมมีน็อตเกต) ผูใชงานสามารถใชนอรเกตแทนได หรือในทาง 53

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข กลบั กัน หากผใู ชงานตองการใชง านนอรเ กต แตไมมีนอรเ กตผใู ชง านสามารถตอวงจรดังรูปที่ 3.8(b) แทนได 3.9 เอก็ คลซู พี ออรเ กต (Exclusive OR GATE) เอ็กคลูซีพออรเกต หรือนิยมเรียกอีกช่ือวา เอ็กออร (XOR) คือเกตที่มีอินพุต 2 ขา และมี เอาตพตุ เพียง 1 ขา โดยการทํางานของเอ็กออรเกต คือเอาตพุตมีคาเปน 0 ก็ตอเม่ืออินพุตทุกขา จะตอ งมคี าเทา กัน แตห ากมอี นิ พตุ มีคา แตกตางกันแลว จะทาํ ใหเอาตพ ุตมคี า ออกมาเปน 1 ในทันที สมมติตวั แปร A และ ตัวแปร B เปน อินพุต และมีตวั แปร Z เปนเอาตพุต จะเขียนเปนสมการได ดงั นี้ Z = A  B ตารางที่ 3.7 ตารางความจริงของเอก็ คลูซพี ออรเ กต อนิ พตุ เอาตพ ตุ AB Z = AB 00 0 01 1 10 1 11 0 ตารางท่ี 3.7 แสดงตารางความจรงิ ของเอ็กออรเกตแบบอนิ พตุ 2 ขา อธิบายไดด งั น้ี อนิ พุต A = 0, อนิ พุต B = 0 จะไดเอาตพตุ Z = 0 อนิ พตุ A = 0, อินพุต B = 1 จะไดเอาตพตุ Z = 1 อนิ พุต A = 1, อินพตุ B = 0 จะไดเ อาตพตุ Z = 1 อินพุต A = 1, อินพุต B = 1 จะไดเอาตพตุ Z = 0 รูปที่ 3.9 สญั ลกั ษณข องเอก็ คลซู ีพออรเกต 3.10เอก็ คลซู พี นอรเ กต (Exclusive NOR GATE) เอ็กคลูซีพนอรเกต หรือนิยมเรียกอีกช่ือวา เอ็กนอร (XNOR) คือเกตที่มีอินพุต 2 ขา และมี เอาตพตุ เพียง 1 ขา โดยการทํางานของเอ็กนอรเ กต คือเอาตพ ุตมีคาเปน 0 ก็ตอเมื่ออินพุตทุกขา จะตองมีคาแตกตางกัน แตหากอินพุตทุกตัวมีคาเทากันแลวจะทําใหเอาตพุตมีคาออกมาเปน 1 ในทันที ซง่ึ เอ็กนอรเกตเปรียบเสมือนเปนนิเสธของ เอก็ ออรเกต นนั่ เอง สมมตติ ัวแปร A และ ตัวแปร B เปน อินพตุ และมีตัวแปร Z เปน เอาตพ ตุ จะเขียนเปนสมการได ดงั นี้ Z = A  B 54

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข ตารางท่ี 3.8 ตารางความจริงของเอ็กคลูซพี นอรเกต อนิ พุต เอาตพุต AB Z = AB 00 1 01 0 10 0 11 1 ตารางท่ี 3.8 แสดงตารางความจริงของเอก็ นอรเกตแบบอินพุต 2 ขา อธบิ ายไดด งั นี้ อนิ พุต A = 0, อนิ พตุ B = 0 จะไดเอาตพ ตุ Z = 1 อนิ พตุ A = 0, อนิ พตุ B = 1 จะไดเ อาตพตุ Z = 0 อินพตุ A = 1, อนิ พตุ B = 0 จะไดเอาตพตุ Z = 0 อินพตุ A = 1, อนิ พตุ B = 1 จะไดเอาตพ ตุ Z = 1 รปู ท่ี 3.10 สญั ลกั ษณข องเอ็กคลซู พี นอรเ กต 3.11คุณสมบตั ิของเกตพื้นฐาน คณุ สมบตั ทิ ส่ี ําคญั ของเกตพ้นื ฐานแตล ะชนดิ ทคี่ วรทราบแบงออกเปน 5 คุณสมบตั ิ ดงั น้ี 3.11.1 คา ปลอดสัญญาณรบกวน (noise imm unity) คาปลอดสัญญาณรบกวน คอื ชวงของแรงดันที่ยังคงยอมรับไดวาเปนระดับลอจิกตํ่า หรอื ระดบั ลอจกิ สงู แบงออกเปน 2 ประเภท ดงั น้ี ชว งปลอดสญั ญาณรบกวนระดับสูง = VOH,min – VIH,min โดย VIH, min คือ คาต่ําสดุ ของแรงดันอนิ พตุ ทย่ี อมรับไดว าเปนระดบั ลอจกิ สงู VOH, min คอื คาตา่ํ สดุ ของแรงดนั เอาตพ ตุ ทย่ี อมรบั ไดว าเปนระดบั ลอจกิ สงู ชวงปลอดสัญญาณรบกวนระดับต่าํ = VOL,max – VIL,max โดย VIL, max คอื คาสงู สดุ ของแรงดนั อินพตุ ทยี่ อมรับไดว า เปน ระดบั ลอจกิ ตํ่า VOL, max คอื คาสงู สดุ ของแรงดันเอาตพตุ ทย่ี อมรบั ไดวา เปนระดบั ลอจกิ ตํา่ 55

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสุข ตวั อยา งที่ 3-4 เกตพนื้ ฐานชนดิ หนง่ึ มคี าตาํ่ สดุ ของแรงดนั อนิ พุตที่ยอมรบั ไดว าเปน ระดับลอจิกสูงคือ 2V และ คา ต่าํ สดุ ของแรงดนั เอาตพ ตุ ทยี่ อมรับไดว าเปนระดับลอจิกสงู 2.4V จงหาชวงปลอดสญั ญาณ รบกวนระดบั สงู วิธีทํา จากตวั อยางกําหนดให VIH, min = 2V และ VOH, min = 2.4V ไดว า ชวงปลอดสญั ญาณรบกวนระดับสูง = VOH,min – VIH,min = 2.4V – 2V = 0.4V 3.11.2 ความเรว็ ในการทํางาน (Speed of Operation) ความเรว็ ในการทาํ งาน คือ ชวงเวลาที่ชวงท่ีเอาตพุตจะตองเปล่ียนสถานะตามอินพุต หรือทน่ี ยิ มเรยี กวาเวลาหนว ง (Delay Time) 3.11.3 การสญู เสียกาํ ลัง (Power Dissipation) การสูญเสยี กาํ ลงั คอื คาของกําลงั ไฟฟา ท่ีเกตพืน้ ฐานแตล ะชนดิ ตอ งการเพอ่ื ใหส ามารถ ทํางานได 3.11.4 ความสามารถในการตอรวมกัน ความสามารถในการตอ รว มกนั คือ ความสามารถสูงสุดในการรับอินพุตหรือตัวแปรท่ี แตกตางกัน (Fan-In) และความสามารถสงู สดุ ในการตอโหลดท่ีเอาตพ ุตของเกต (Fan-Out) 3.11.5 กระแสซงิ คแ ละกระแสซอรส (Current Sink and Current Source) กระแสซงิ คและกระแสซอรส คือ การเกิดกระแสท่ไี หลจากอินพุตของเกตตัวหน่ึงไปยัง เอาตพ ุตของเกตตวั อนื่ ๆ เรยี กวา กระแสซิงค หรือ การเกิดกระแสทไี่ หลจากเอาตพุตของเกตตัวหนึ่ง ไปยังอินพตุ ของเกตตัวอ่ืนๆ เรียกวา กระแสซอรส 3.12ไอซีพน้ื ฐาน เนื่องจากวงจรดจิ ทิ ลั แตละวงจรนน้ั จะมีการใชง านเกตอยูเ ปนจํานวนมาก ทาํ ใหการนาํ เกตแตละ ชนิดมาตอ ใชง านจะมคี วามยงุ ยากมากยง่ิ ขึ้น ดังนัน้ จงึ นาํ เกตแตล ะชนิดบรรจลุ งในไอซี ซ่ึงทําใหไ อซี 1 ตวั ประกอบดว ยเกตอยา งนอ ย 1 ชนิดท่ีมีจํานวนมากกวา 1 ตวั เชน ไอซีตระกูลทีทแี อล (TTL) เบอร 7400 จาํ นวน 1 ตัวจะประกอบไปดวยแนนดเกตทั้งหมด 4 ตัว เปน ตน 14 13 12 11 10 9 8 1 2 34 56 7 รปู ท่ี 3.11 ตวั อยา งแบบจาํ ลองไอซี 56

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสุข จากรปู ท่ี 3.11 แสดงตัวอยา งแบบจําลองของไอซที ่ีนยิ มนํามาใชเรียกวาตัวถังแบบเสนคู (Dual in Line Package: DIP) โดยตาํ แหนงขาแตล ะตาํ แหนง พจิ ารณาไดจากจุดวงกลมสขี าว ซึง่ ตาํ แหนงที่ อยูติดกบั จดุ วงกลมสขี าวจะเปน ตาํ แหนง ขาหมายเลขหน่ึงและเรยี งไปในทศิ ทวนเข็มนาฬกิ าจนครบทุก ขา โดยตระกูลของไอซที ี่ใชงานทางดานดิจิทัลถูกแบงออกเปน 2 ชนิดหลัก คือ ไอซีตระกูลทีทีแอล (TTL) และ ไอซตี ระกูลซมี อส (CMOS) 1. ไอซีตระกูลทที ีแอล: TTL ยอ มาจาก Transistor – transistor Logic เปน ไอซีที่ไดรับความ นิยมมากในปจ จุบัน เนื่องจากทํางานไดรวดเร็ว และมีราคาไมแพง โดยไอซีตระกูลน้ีจะมีหมายเลข ข้นึ ตนดว ย “ 74” หรือ “ 54” เสมอ และตัวเลขท่ีตามหลังจะเปนตัวบอกวาเปนไอซีทีทีแอลชนิดใด เชน 7400 เปน ไอซชี นิดแนนดเกต หรือ 7408 เปน ไอซีชนดิ แอนดเกต เปนตน โดยไอซีตระกลู ทที แี อล จะถูกแบงออกเปน ทั้งหมด 6 กลมุ ดังน้ี 1.1 ทีทีแอลมาตรฐาน: ขึน้ ตน ดว ย 54 หรือ 74 โดยใชความถีส่ ูงสดุ 20MHz 1.2 ทที แี อลกาํ ลังสูญเสยี ต่าํ : ขึ้นตนดว ย 54L หรอื 74L โดยไอซีชนิดน้ีจะมีอัตราการสญู เสีย กําลงั ไฟฟาทตี่ าํ่ กวา ทที แี อลมาตรฐานถงึ 10 เทา 1.3 ทีทแี อลความเร็วสูง: ขน้ึ ตน ดว ย 54H หรือ 74H โดยไอซีชนิดนจี้ ะมีความเรว็ สงู กวาไอซี ทีทแี อลแบบมาตรฐานซง่ึ ใชเวลาในการเปลีย่ นสภาวะเพียง 6ns แตม ีอตั ราการสญู เสียกําลงั ไฟฟา ทต่ี าํ่ กวาไอซที ีทแี อลมาตรฐาน 1.4 ชอตตกกี าํ ลงั ตา่ํ : ข้ึนตนดวย 74LS เปนไอซีท่ีใชกําลังไฟฟาตํ่าและมีความเร็วท่ีสูงเม่ือ เปรียบเทียบกับไอซีทีทแี อลความเรว็ สูง 1.5 แอดวานซชอตตก ีกําลังตํ่าทีทีแอล: ขึ้นตนดวย 74ALS กินกําลังไฟฟาตํ่ากวาชอตตกี กาํ ลงั ตํ่าโดยไอซชี นดิ นจี้ ะกนิ กําลังไฟฟาเพียง 1mW และมีเวลาหนวงเหลือเพียง 4ns ตอเกต 1 ตัว โดยไอซีชนดิ น้เี ปนไอซที พ่ี ัฒนาตอ มาจากกวา ชอตตกีกาํ ลังตาํ่ 1.6 ฟาสตทที แี อล: ไอซที ี่มีความเรว็ สูงกวา แอดวานซชอตตกีกําลงั ตาํ่ ทที ีแอล โดยจะข้นึ ตน ดวย 74F 5V ‘ 1’ 2V 0.8V ‘ 0’ 0V รปู ท่ี 3.12 ระดบั ลอจกิ ของไอซีตระกลู ทีทแี อล จากรปู ที่ 3.12 แสดงระดับลอจกิ ของไอซีตระกูลทที แี อลโดยทคี่ าแรงดนั ท่ถี ูกนาํ ไปเปนไฟเลยี้ งให ไอซที ที ีแอลจะตองไมเกิน 5V หากแรงดนั ทป่ี อ นเขาสูไอซมี ีคา อยูระหวาง 0 – 1.5V จะถูกกําหนดให เปน ระดับลอจิกต่ํา หรือ “ 0” หากแรงดันท่ีปอนเขาสูไอซีมคี าอยูระหวาง 2 – 5V จะถูกกําหนดให เปนระดับลอจิกสูง หรือ “ 1” แตหากเปนแรงดันที่อยูในชวง 0.8 – 2V จะถูกกําหนดใหเปนระดับ ลอจิกท่ีไมแ นน อน 57

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสุข 2. ไอซตี ระกลู ซมี อส: CMOS ยอ มาจาก Complementary Metal Oxide Silicon เปน ไอซีที่ ใชทรานซสิ เตอรแบบเฟตเปนตัวออกแบบวงจรภายใน จุดเดนคือวงจรมีขนาดเล็ก และใชพลังงาน ไฟฟาตํ่า แตอยางไรก็ตามซีมอสจะมีความเร็วท่ีตํ่าและมีชนิดของวงจรใหเลือกใชงานนอย เมื่อ เปรียบเทยี บกับไอซตี ระกูลทที ีแอล โดยไอซีตระกลู ซีมอสจะถูกแบง เปน กลมุ ดงั น้ี 2.1 ซมี อสมาตรฐาน: ไอซอี นกุ รมแบบ 4000 โดยจะข้ึนตนดวย 40XX และ 45XX เสมอ 2.2 ซีมอสความเรว็ สงู : ขนึ้ ตนดวย 74HC หรือ 74HCT ซ่ึงสังเกตไดวาจะเปนเลขท่ีขึ้นตน เหมอื นไอซีตระกูลทีทีแอล ท่ีเปนเชนน้ีเน่ืองจากวาไอซีประเภทนมี้ ีฟงกชันการทํางานคลายกับไอซี ทีทแี อลท่ีขึ้นตน ดว ย 74 เพียงแตมีโครงสรางแบบซีมอสทม่ี คี วามถ่ีสูงถึง 35MHz โดยท่ีหากเปนไอซี เบอร 74HC สญั ญาณทางอนิ พุตจะเปน ระดบั สญั ญาณที่อยูในระดับซีมอส (รูปที่ 3.13) แตส ัญญาณ เอาตพตุ สามารถใหไดท ง้ั ระดับสัญญาณของซีมอสและทที ีแอล ไอซีชนิดนี้ใชกําลังไฟฟาประมาณ 1 mW ตอ เกต 1 ตวั แตหากเปนไอซีเบอร 74HCT สัญญาณทางอินพุตจะเปนระดับสัญญาณที่อยูใน ระดบั ทีทแี อล แตสัญญาณเอาตพุตสามารถใหไ ดท้ังระดับสัญญาณของซีมอสและทีทีแอล เนื่องจาก ชวงของแรงดนั สําหรับการแบงระดับสัญญาณของไอซีทีทีแอลและซีมอสมีความแตกตางกัน ดังน้ัน สาํ หรับไอซชี นดิ นคี้ วรกาํ หนดใหม ีแรงดัน 0V สําหรับกรณีระดับสัญญาณต่ํา และกําหนดใหมีแรงดัน 5V ในกรณรี ะดบั ลอจกิ สูง 2.3 แอดวานซซีมอสความเร็วสูง: ขึ้นตนดวย 74AC และ 74ACT ซ่ึงไอซีชนิดน้ีจะมี ความเรว็ สูงกวา ไอซกี ลุมซมี อสความเรว็ สงู เปน อยา งมาก 5V ‘ 1’ 3.5V 1.5V ‘ 0’ 0V รปู ท่ี 3.13 ระดับลอจกิ ของไอซตี ระกลู ซมี อส จากรูปที่ 3.13 แสดงระดับลอจกิ ของไอซีตระกูลซมี อสโดยทีค่ าแรงดนั ท่ีถูกนําไปเปนไฟเลี้ยงให ไอซีซมี อสจะตองไมเกิน 5V หากแรงดันที่ปอนเขา สูไอซีมีคาอยูระหวาง 0 – 1.5V จะถูกกําหนดให เปน ระดบั ลอจิกต่ํา หรือ “ 0” หากแรงดันทีป่ อนเขาสูไอซมี ีคา อยูระหวาง 3.5 – 5V จะถูกกําหนดให เปนระดับลอจกิ สูง หรือ “ 1” แตหากเปนแรงดันท่ีอยูในชวง 1.5 – 3.5V จะถูกกําหนดใหเปนระดับ ลอจิกทีไ่ มแ นน อน จากไอซีท้ัง 2 ประเภทสรปุ ไดวาหมายเลขขึ้นตน 2 ตวั แรกจะแสดงตระกลู ของไอซี เชน 74 คือ ไอซีตระกลู ทที แี อล (หรือซมี อสบางประเภท) หรอื 40 คือไอซีตระกลู ซมี อส อยา งไรก็ตามตัวเลขกลมุ หลงั จะแสดงถึงประเภทของไอซี เชน ไอซเี บอร 7408 ความหมายเปนดังน้ี 74 แสดงใหเ ห็นวา ไอซตี วั น้ีคอื ไอซตี ระกลู ทที แี อล และ 08 คอื ไอซที บี่ รรจแุ อนเกตแบบ 2 อินพตุ จํานวน 4 ตวั เปนตน โดย ตวั อยา งไอซีทีบ่ รรตเุ กตพื้นฐานมดี งั ตอ ไปนี้ 58

เอกสารประกอบการสอนวิชาวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข 3.12.1 ไอซีเบอร 7408 ไอซีเบอร 7408 เปนไอซที บี่ รรจแุ อนดเ กตแบบ 2 อินพุตอยูภายในโดยที่ไอซเี บอร 7408 จาํ นวน 1 ตัวจะประกอบดว ยแอนดเ กตท้ังหมด 4 ตวั รปู ที่ 3.14 ไอซีเบอร 7408 ทม่ี าของภาพ: https:/ / faculty-web.msoe.edu/ tritt/ hs/ hsdig01.html รูปที่ 3.14 แสดงโครงสรา งของไอซีเบอร 7408 ซึ่งมที ้ังหมด 14 ขาโดยขาไฟเล้ยี งอยทู ี่ Vcc (ขา 14) และขากราวดอ ยูท ่ีขา GND (ขา 7) การตอใชง านแอนดเ กตทาํ ไดดังน้ี การใชงานแอนดเ กตตัวท่ี 1: ตออนิ พุตทีข่ า A1 (ขา 1) และขา B1 (ขา 2) และตอ เอาตพตุ ที่ขา Y1 (ขา 3) การใชง านแอนดเ กตตวั ท่ี 2: ตอ อินพุตทีข่ า A2 (ขา 4) และขา B2 (ขา 5) และตอเอาตพตุ ทีข่ า Y2 (ขา 6) การใชง านแอนดเ กตตวั ท่ี 3: ตอ อินพุตทขี่ า A3 (ขา 9) และขา B3 (ขา 10) และตอเอาตพุตท่ี ขา Y3 (ขา 8) การใชงานแอนดเกตตวั ท่ี 4: ตอ อนิ พตุ ทีข่ า A4 (ขา 12) และขา B4 (ขา 13) และตอเอาตพุตท่ี ขา Y4 (ขา 11) 3.12.2 ไอซเี บอร 7432 ไอซเี บอร 7432 เปน ไอซที ่บี รรจอุ อรเกตแบบ 2 อินพุตอยูภายในโดยที่ไอซีเบอร 7432 จํานวน 1 ตัวจะประกอบดวยออรเ กตท้ังหมด 4 ตวั 59

เอกสารประกอบการสอนวิชาวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ รูปที่ 3.15 ไอซเี บอร 7432 ทมี่ าของภาพ: https:/ / faculty-web.msoe.edu/ tritt/ hs/ hsdig01.html รูปท่ี 3.15 แสดงโครงสรางของไอซีเบอร 7432 มีท้ังหมด 14 ขาโดยขาไฟเลี้ยงอยูท่ี Vcc (ขา 14) และขากราวดอ ยูที่ขา GND (ขา 7) การตอใชง านออรเ กตทําไดดงั น้ี การใชงานออรเ กตตัวที่ 1: ตอ อินพุตที่ขา A1 (ขา 1) และขา B1 (ขา 2) และตอเอาตพุตที่ขา Y1 (ขา 3) การใชงานออรเกตตวั ที่ 2: ตอ อินพุตที่ขา A2 (ขา 4) และขา B2 (ขา 5) และตอเอาตพุตท่ีขา Y2 (ขา 6) การใชง านออรเกตตัวที่ 3: ตอ อินพุตท่ขี า A3 (ขา 9) และขา B3 (ขา 10) และตอ เอาตพุตที่ขา Y3 (ขา 8) การใชง านออรเกตตัวท่ี 4: ตออนิ พุตทข่ี า A4 (ขา 12) และขา B4 (ขา 13) และตอ เอาตพ ุตทข่ี า Y4 (ขา 11) 3.12.3 ไอซีเบอร 7404 ไอซีเบอร 7404 เปน ไอซที บ่ี รรจุนอ็ ตเกตอยูภายในโดยที่ไอซเี บอร 7404 จํานวน 1 ตัว จะประกอบดวยน็อตเกตทั้งหมด 6 ตัว รปู ที่ 3.16 ไอซเี บอร 7404 ทม่ี าของภาพ: https:/ / faculty-web.msoe.edu/ tritt/ hs/ hsdig01.html รปู ที่ 3.16 แสดงโครงสรางของไอซีเบอร 7404 มีท้ังหมด 14 ขาโดยขาไฟเลี้ยงอยูท่ี Vcc (ขา 14) และขากราวดอยทู ่ขี า GND (ขา 7) การตอใชงานน็อตเกตทําไดด ังน้ี 60

เอกสารประกอบการสอนวิชาวงจรดิจิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสขุ การใชงานนอ็ ตเกตตวั ที่ 1: ตออินพตุ ที่ขา A1 (ขา 1) และตอเอาตพ ุตทข่ี า Y1 (ขา 2) การใชงานน็อตเกตตัวที่ 2: ตออินพตุ ท่ีขา A2 (ขา 3) และตอ เอาตพตุ ทีข่ า Y2 (ขา 4) การใชง านนอ็ ตเกตตวั ที่ 3: ตออนิ พตุ ที่ขา A3 (ขา 5) และตอ เอาตพุตทข่ี า Y3 (ขา 6) การใชง านนอ็ ตเกตตวั ที่ 4: ตออินพตุ ทข่ี า A4 (ขา 9) และตอ เอาตพ ตุ ท่ีขา Y4 (ขา 8) การใชง านน็อตเกตตวั ท่ี 5: ตอ อนิ พุตท่ขี า A5 (ขา 11) และตอเอาตพ ุตท่ีขา Y5 (ขา 10) การใชง านนอ็ ตเกตตัวที่ 6: ตอ อินพตุ ที่ขา A6 (ขา 13) และตอเอาตพ ตุ ท่ขี า Y6 (ขา 12) 3.12.4 ไอซเี บอร 7400 ไอซีเบอร 7400เปนไอซีท่บี รรจุแนนดเ กตแบบ 2 อินพุตอยภู ายในโดยทีไ่ อซีเบอร 7400 จํานวน 1 ตัวจะประกอบดว ยแนนดเกตทั้งหมด 4 ตัว รูปที่ 3.17 ไอซเี บอร 7400 ทีม่ าของภาพ: https:/ / faculty-web.msoe.edu/ tritt/ hs/ hsdig01.html รูปท่ี 3.17 แสดงโครงสรา งของไอซีเบอร 7400 มีท้ังหมด 14 ขาโดยขาไฟเลย้ี งอยทู ขี่ า Vcc (ขา 14) และขากราวดอ ยทู ข่ี า GND (ขา 7) การตอ ใชงานแนนดเ กตทาํ ไดด งั น้ี การใชงานแนนดเ กตตัวที่ 1: ตอ อนิ พุตทขี่ า A1 (ขา 1) และขา B1 (ขา 2) และตอ เอาตพตุ ทข่ี า Y1 (ขา 3) การใชง านแนนดเกตตัวที่ 2: ตออนิ พุตทข่ี า A2 (ขา 4) และขา B2 (ขา 5) และตอเอาตพ ตุ ท่ขี า Y2 (ขา 6) การใชงานแนนดเ กตตัวที่ 3: ตออนิ พตุ ทข่ี า A3 (ขา 9) และขา B3 (ขา 10) และตอเอาตพุตที่ ขา Y3 (ขา 8) การใชงานแนนดเ กตตวั ที่ 4: ตอ อนิ พตุ ท่ีขา A4 (ขา 12) และขา B4 (ขา 13) และตอเอาตพตุ ที่ ขา Y4 (ขา 11) 3.12.5 ไอซีเบอร 7402 ไอซีเบอร 7402 เปน ไอซที บ่ี รรจนุ อรเกตแบบ 2 อนิ พุตอยภู ายในโดยทีไ่ อซเี บอร 7402 จาํ นวน 1 ตวั จะประกอบดว ยนอรเกตทง้ั หมด 4 ตัว 61

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข รูปที่ 3.18 ไอซีเบอร 7402 ทมี่ าของภาพ: http:/ / www.hardwaresecrets.com / article/ Introduction-to-Logic- Gates/ 237/ 6 รูปท่ี 3.18 แสดงโครงสรา งของไอซเี บอร 7402 มที ้ังหมด 14 ขาโดยขาไฟเล้ยี งอยทู ี่ขา Vcc (ขา 14) และขากราวดอยทู ่ีขา GND (ขา 7) การตอ ใชงานนอรเ กตทําไดด งั น้ี การใชง านนอรเกตตวั ที่ 1: ตออนิ พุตท่ขี า A1 (ขา 2) และขา B1 (ขา 3) และตอเอาตพุตที่ขา Y1 (ขา 1) การใชง านนอรเกตตวั ท่ี 2: ตอ อินพุตทขี่ า A2 (ขา 5) และขา B2 (ขา 6) และตอเอาตพุตท่ีขา Y2 (ขา 4) การใชงานนอรเ กตตวั ท่ี 3: ตอ อนิ พตุ ท่ีขา A3 (ขา 8) และขา B3 (ขา 9) และตอเอาตพุตที่ขา Y3 (ขา 10) การใชง านนอรเ กตตัวท่ี 4: ตอ อินพตุ ท่ขี า A4 (ขา 11) และขา B4 (ขา 12) และตอเอาตพ ุตทขี่ า Y4 (ขา 13) 3.12.6 ไอซเี บอร 7486 ไอซีเบอร 7486 เปนไอซีที่บรรจุเอ็กออรเกตแบบ 2 อินพุตอยูภายในโดยท่ีไอซีเบอร 7486 จํานวน 1 ตัวจะประกอบดว ยเอ็กออรเ กตทั้งหมด 4 ตัว รปู ท่ี 3.19 ไอซีเบอร 7486 ทม่ี าของภาพ: http:/ / www.hardwaresecrets.com / article/ Introduction-to-Logic- Gates/ 237/ 7 62

เอกสารประกอบการสอนวิชาวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข รูปท่ี 3.19 แสดงโครงสรางของไอซเี บอร 7486 มที ้ังหมด 14 ขาโดยขาไฟเลยี้ งอยูทขี่ า Vcc (ขา 14) และขากราวดอ ยทู ข่ี า GND (ขา 7) การตอใชง านเอก็ ออรเกตทาํ ไดด ังน้ี การใชงานเอก็ ออรเกตตัวที่ 1: ตอ อนิ พตุ ทข่ี า A1 (ขา 1) และขา B1 (ขา 2) และตอเอาตพุตที่ ขา Y1 (ขา 3) การใชงานเอก็ ออรเกตตวั ที่ 2: ตออนิ พตุ ท่ขี า A2 (ขา 4) และขา B2 (ขา 5) และตอเอาตพุตท่ี ขา Y2 (ขา 6) การใชง านเอก็ ออรเกตตัวท่ี 3: ตออนิ พุตท่ขี า A3 (ขา 9) และขา B3 (ขา 10) และตอเอาตพ ตุ ท่ี ขา Y3 (ขา 8) การใชง านเอก็ ออรเกตตัวที่ 4: ตออนิ พตุ ทขี่ า A4 (ขา 12) และขา B4 (ขา 13) และตอ เอาตพ ุต ท่ีขา Y4 (ขา 11) 3.12.7 ไอซีเบอร 74266 ไอซเี บอร 74266 เปน ไอซีทบ่ี รรจเุ อก็ นอรเกตแบบ 2 อนิ พุตอยภู ายในโดยทไี่ อซเี บอร 74266 จํานวน 1 ตวั จะประกอบดว ยเอ็กนอรเกตทัง้ หมด 4 ตวั 74266 รูปที่ 3.20 ไอซเี บอร 74266 ทมี่ าของภาพ: http:/ / www.hardwaresecrets.com / article/ Introduction-to-Logic- Gates/ 237/ 8 รูปที่ 3.20 แสดงโครงสรางของไอซเี บอร 74266 มีทง้ั หมด 14 ขาโดยขาไฟเลีย้ งอยูท ีข่ า Vcc (ขา 14) และขากราวดอ ยทู ขี่ า GND (ขา 7) การตอ ใชงานเอก็ นอรเกตทาํ ไดดังน้ี การใชงานเอ็กออรเกตตัวที่ 1: ตอ อนิ พตุ ท่ีขา A1 (ขา 1) และขา B1 (ขา 2) และตอเอาตพุตที่ ขา Y1 (ขา 3) การใชงานเอ็กออรเกตตวั ที่ 2: ตออินพตุ ท่ขี า A2 (ขา 5) และขา B2 (ขา 6) และตอเอาตพุตท่ี ขา Y2 (ขา 4) การใชงานเอก็ ออรเกตตัวท่ี 3: ตอ อนิ พตุ ทขี่ า A3 (ขา 8) และขา B3 (ขา 9) และตอเอาตพุตท่ี ขา Y3 (ขา 10) การใชง านเอ็กออรเ กตตวั ที่ 4: ตออินพุตท่ีขา A4 (ขา 12) และขา B4 (ขา 13) และตอเอาตพ ตุ ท่ขี า Y4 (ขา 11) 63

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ 3.13 บทสรุป เกตดจิ ิทัล คืออปุ กรณท มี่ อี นิ พุตอยา งนอ ย 1 ขา และเอาตพตุ 1 ขาโดยสถานะของเอาตพุตจะ ข้ึนอยูกับคุณสมบัติของเกตแตละชนิด โดยในบทนี้กลาวถึงเกตพื้นฐานท้ังหมด 7 ประเภท ประกอบดวย แอนดเ กต ออรเกต น็อตเกต นอรเกต แนนดเ กต เอ็กออรเกต และ เอ็กนอรเกต ซึง่ เกต แตละชนดิ จะถกู บรรจไุ วใ นไอซี โดยไอซี 1 ตวั จะมีเกตพื้นฐานชนดิ หนึง่ บรรจุไวภายในมากกวา 1 ตัว เชน ไอซเี บอร 7408 จาํ นวน 1 ตัวจะประกอบไปดวยแอนดเกตทัง้ หมด 4 ตวั เปนตน คําถามทายบท 1. จากไดอะแกรมแสดงเวลา (Timing Diagram) ทมี่ อี นิ พตุ แบบ 2 ขาตอไปน้ี I nput A v t I nput B t 1 0 v 1 0 t1 t2 t3 t4 จงหาเอาตพตุ ทเี่ กดิ ขึ้นในแตละชวงเวลาเมือ่ เกตท่ีใชง านคือ 1.1) แอนดเกต 1.2) ออรเกต 1.3) แนนดเ กต 1.4) นอรเกต 1.5) เอก็ ออรเ กต 1.6) เอก็ นอรเกต 2. จากรปู ทก่ี าํ หนดใหตอ ไปนี้ จงหาสถานะ Y3 (ขา 6) เมอ่ื อนิ พตุ คือ A1 (ขา 1) โดยกําหนดให - A1 = 1 (5V) - ตอ Y1 (ขา 2) รว มกับ A2 (ขา 3) 64

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสุข - ตอ Y2 (ขา 4) รว มกับ A3 (ขา 5) - ตอ ขา 7 ลงสายดนิ - ตอ ขา 14 กบั ไฟเลยี้ ง 5V 3. จากรูปท่ีกาํ หนดใหต อไปน้ี จงหาสถานะ Y3 (ขา 6) โดยกาํ หนดให - A3 (ขา 9) = 1 (5V) ขา- B3 ( 10) = 1 (5V) - ตอขา 7 ลงสายดิน - ตอ ขา 14 กบั ไฟเลย้ี ง 5V เอกสารอา งอิง Marcovit z, A. B. (2009). Introduction to Logic Design. New York: McGraw-Hil l . Mark, B. (2003). Com plete Digital Design: A Com prehensive Guide to Digital Electronics and Com puter System Architecture. New York: McGraw-Hil l . David, M. H. (2012).Digital Design and Com puter Architecture. USA: Morgan Kaufm ann. Ram aswam y, P. (2011). Digital System s Design. United Kingdom : London Business School . Morris, M, Michael , D. C. (2006). Digital Design. New Jersey: Prentice-Hal l Int ernational In c. ธวชั ชัย เลื่อนฉวี และ อนุรกั ษ เถอื่ นศิริ. (2527). ดิจติ อลเทคนิคเลม 1.กรงุ เทพฯ: มติ รนราการพมิ พ. มงคล ทองสงคราม. (2544).ทฤษฎีดิจิตอล.กรุงเทพฯ: หา งหุนสว นจาํ กดั วี.เจ. พรน้ิ ดิง้ . ทมี งานสมารท เลิรน นง่ิ . (2543). ออกแบบวงจร Digital และประยุกตใชงาน.กรงุ เทพฯ: หา งหนุ สวน สามญั สมารท เลริ นนงิ่ . https:/ / facul ty-web.m soe.edu/ tritt/ hs/ hsdig01.htm l http:/ / www.hardwaresecrets.com 65

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสขุ แผนบรหิ ารการสอนประจําบทที่ 4 พชี คณิตบูลีน 3 ชว่ั โมง หวั ขอ เนอ้ื หา 4.1 บทนํา 4.2 การสรางวงจรจากสมการพีชคณติ บลู ีน 4.3 การหาสถานะเอาตพ ตุ โดยใชต ารางความจรงิ 4.4 กฎพ้นื ฐานพชี คณติ บลู ีน 4.4.1 กฎการสลับที่ 4.4.2 กฎการเปลยี่ นกลุม 4.4.3 กฎการแจกแจง 4.4.4 กฎไอเดมโปเทน 4.4.5 กฎนเิ สธสองครง้ั 4.4.6 กฎการแอนด 4.4.7 กฎการออร 4.4.8 กฎคอมพลีเมนต 4.4.9 กฎความซบั ซอน 4.4.10 กฎเดอรมอรแ กน 4.5 บทสรปุ วัตถปุ ระสงคเชงิ พฤตกิ รรม 1. เพอ่ื ใหผ เู รยี นสามารถสรา งวงจรจากสมการพชี คณติ บลู นี ได 2. เพอื่ ใหผ เู รยี นมคี วามรคู วามเขา ใจเกย่ี วกบั การหาสถานะเอาตพ ตุ ของวงจรโดยใชต ารางความจริง 3. เพอื่ ใหผ ูเรยี นมคี วามรูความเขาใจเกยี่ วกบั กฎพนื้ ฐานพชี คณิตบลู ีน วธิ กี ารสอนและกจิ กรรมการเรียนการสอนประจาํ บท 1. บรรยายเน้ือหาในแตล ะหัวขอ พรอ มยกตัวอยา งประกอบ 2. ศกึ ษาจากเอกสารประกอบการสอน 3. ผสู อนสรปุ เนอ้ื หา 4. ทําแบบฝก หดั เพอื่ ทบทวนบทเรยี น 5. เปด โอกาสใหผ เู รยี นถามขอ สงสยั 6. ผสู อนทาํ การซกั ถาม สอ่ื การเรยี นการสอน 1. เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจกิ 2. ภาพเล่อื น 66

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสุข การวัดผลและการประเมิน 1. ประเมินจากการซักถามในชน้ั เรยี น 2. ประเมินจากความรวมมอื และความรบั ผดิ ชอบตอการเรยี น 3. ประเมินจากการทาํ แบบฝกหดั ทบทวนบทเรียน 67

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสขุ บทท่ี 4 พชี คณติ บลู นี 4.1 บทนาํ พีชคณิตบูลีนเปนการดําเนินการทางคณิตศาสตรในรูปแบบตรรกะที่สามารถทําใหทราบถึง สถานะตาง ๆ ในกรณที ีน่ าํ ลอจิกเกตมากกวา หน่งึ ตัวมาตอรวมกัน สาํ หรับเน้ือหาในบทน้ีจะกลาวถึง หวั ขอ ทสี่ ําคัญดงั น้ี การสรางวงจรจากสมการพีชคณิตบูลีน การหาสถานะเอาตพุตของวงจรโดยใช ตารางความจริงและกฎพ้ืนฐานพีชคณิตบลู นี 4.2 การสรา งวงจรจากสมการพชี คณิตบูลีน การสรางวงจรจากสมการพีชคณิตบูลีน คือการนําสมการพีชคณิตบูลีนมาสรางเปนวงจรโดย จะตองสรางตามลาํ ดบั ความสําคญั ทางลอจกิ ดังตอไปนี้ 1. อินพุตใดๆ ท่ีมีน็อต และมีตัวดําเนินการกับอินพุตตัวอื่นจะตองใชตัวดําเนินการน็อตกอน เสมอ เชน AB จะตอ งนํา A ผานนอ็ ตเกตกอ นแลว จงึ นําผลลพั ธท่ไี ดไ ปแอนดก บั B แตหากเปน กรณีท่ี ใชต ัวดาํ เนนิ การน็อตกับอินพตุ 2 ตัวท่ีดําเนินการกันอยูจะตองดําเนินการระหวางอินพุต 2 ตัวกอน แลวจงึ นํามาผานนอ็ ตเกต เชน AB จะตองนาํ A และ B มาแอนดก ันกอ นแลวจงึ นาํ มาผา นนอ็ ตเกต 2. แอนดมลี าํ ดับความสําคัญสูงกวา ออร 3. กรณีมีวงเลบ็ ตองกระทําภายในวงเลบ็ กอ นเสมอ ตวั อยา งที่ 4-1 จงสรางวงจรจากสมการพีชคณิตบูลีนตอไปน้ี Z = AB + C วิธที าํ จากสมการพีชคณติ บูลีนพบวา มีการใชต วั ดําเนนิ การแอนด และ ออร เน่อื งจาก แอนด มีลาํ ดับ ความสาํ คญั มากกวา ออร ดังน้ันจงึ นํา A และ B มา แอนด กนั กอ นโดยใชแ อนดเ กตไดดังน้ี สถานะของ Y = AB ข้นั ตอนสดุ ทา ยเปนการนาํ เอาตพ ตุ ท่ีไดจ าก แอนด (Y) มา ออร กบั C ดงั น้ี สถานะของ Z = AB + C 68

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ ตวั อยา งท่ี 4-2 จงสรางวงจรจากสมการพีชคณติ บลู นี ตอไปน้ี Z = A(B + C) วธิ ีทาํ จากสมการพีชคณติ บูลนี พบวามกี ารใชต วั ดาํ เนินการแบบ แอนด และ แบบ ออร แตเน่ืองจาก ตัวอยา งนี้มวี งเล็บ ดงั น้ันจึงดําเนินการภายในวงเลบ็ กอน นั่นคือ B + C สถานะของ Y = B + C ข้ันตอนสดุ ทา ยเปนการนําเอาตพตุ ทไ่ี ดจาก ออร (Y) มา แอนด กบั A ดังน้ี สถานะของ Z = A(B+C) ตัวอยางท่ี 4-3 จงสรางวงจรจากสมการพีชคณติ บลู นี ตอไปน้ี Z = ABC โดยใช แอนดเ กต ออรเกต หรือ นอ็ ตเกตเทา นั้น วิธที าํ จากสมการพชี คณติ บูลีนพบวามนี อ็ ตเกตอยูทผ่ี ลลัพธข องการนาํ A มาผานกระบวนการแอนด กบั B ดังนนั้ จึงตองดําเนนิ การของอนิ พตุ A และ B กอ นไดด ังนี้ สถานะของ Y = AB ข้ันตอนตอ ไปเปนการนาํ ผลลพั ธท ่ีไดจ ากการแอนดมาผานนอ็ ตเกต ดงั น้ี สถานะของ X = AB ข้ันตอนสุดทา ยเปน การนาํ เอาตพ ตุ X มาเปนอินพตุ เพ่อื แอนดกบั C ดังน้ี 69

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจิก โดย อาจารย กฤษณพงศ สมสขุ สถานะของ Z = ABC 4.3 การหาสถานะเอาตพุตโดยใชต ารางความจริง ตารางความจรงิ สามารถถกู นาํ มาใชส าํ หรับ การหาสถานะที่เปน ไปไดทั้งหมดของเอาตพุตจาก สมการพีชคณิตบูลีน โดยจากสมการพีชคณิตบูลีนท่ีกําหนดให จะตองคํานวณหาการดําเนินการ ระหวางอนิ พตุ ท่ีมลี าํ ดบั ความสําคัญสงู สุดกอ นเสมอ (แตห ากมกี ารดําเนินการระหวางอินพุตทมี่ ีระดับ ความสําคัญเทา กนั สามารถเลอื กคํานวณคใู ดกอ นหลงั ได) และคาํ นวณระดบั ความสําคัญทตี่ า่ํ ลงมาจน ไดผ ลลพั ธทเี่ ปน สถานะท้ังหมดของเอาตพ ุตของสมการพชี คณิตบลู ีนดงั กลา ว ตวั อยางท่ี 4-4 จงคาํ นวณหาผลลพั ธท เ่ี ปน ไปไดทงั้ หมดจากสมการ Z = A(B+C) โดยใชตารางความ จรงิ วิธีทาํ เนือ่ งจากมอี นิ พตุ ทัง้ หมด 3 ตัว สถานะเอาตพ ุตทเ่ี ปน ไปไดจงึ มีท้ังหมด 8 กรณี จากสมการพชี คณิตบูลีนมกี ารดาํ เนนิ การภายในวงเล็บน่ันคือ B+C เพราะฉะนั้นคํานวณหา สถานะเอาตพุตของสมการดงั กลา วกอน ขน้ั ตอนสุดทายนาํ A มาแอนด กับ B+C ตารางท่ี 4.1 การหาสถานะเอาตพุตทเี่ ปนไปไดท ั้งจากสมการ Z = A(B+C) A B C B+C Z = A(B+C) 00 0 0 0 00 1 1 0 01 0 1 0 01 1 1 0 10 0 0 0 10 1 1 1 11 0 1 1 11 1 1 1 4.4 กฎพื้นฐานพชี คณิตบูลีน กฎพืน้ ฐานพีชคณิตบูลีน เปนสิ่งทสี่ ําคญั ท่ีจะชว ยใหสมการพีชคณิตบูลนี ทีต่ อ งการนาํ ไปสรา งเปน วงจรนั้นอยใู นรูปทส่ี น้ั ลง และงายมากย่งิ ข้ึน น่นั คอื เม่ือสมการมีขนาดที่ส้ันลง สงผลใหจํานวนเกตท่ี ตอ งนํามาใชง านมนี อ ยลงดว ย โดยที่สถานะของเอาตพตุ ท่เี ปน ไปไดท ้งั หมดยังคงเดมิ โดยกฎพนื้ ฐานท่ี สาํ คญั ประกอบดวยดงั น้ี 70

เอกสารประกอบการสอนวิชาวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ 4.4.1 กฎการสลับที่ (Comm utative Laws) 1. A + B = B + A 2. A.B = B.A กฎการสลับท่ี คือ การเปล่ยี นแปลงตําแหนง ของอนิ พุต จะไมส ง ผลตอ สถานะของเอาตพ ตุ ซึ่งกฎขอน้ีสามารถพสิ ูจนได โดยใชตารางความจรงิ ตารางที่ 4.2 คณุ สมบัตกิ ารสลบั ทภี่ ายใตก าร ออร A B A+ B B+ A 00 0 0 01 1 1 10 1 1 11 1 1 4.4.2 กฎการเปลี่ยนกลมุ (Associative Laws) 1. (A + B) + C = A + (B + C) 2. (A.B).C = A.(B.C) กฎการเปลย่ี นกลุม คอื การท่ีสามารถเลอื กดําเนินการกับอนิ พตุ คใู ดกอนได โดยไมสงผล กระทบตอสถานะของเอาตพุต แตตัวดําเนินการจะตองเหมือนกันท้ังหมด แตหากเปนกรณีท่ีตัว ดาํ เนินการไมเ หมือนกัน หากเปล่ยี นกลมุ การดาํ เนินการจะทําใหสถานะของเอาตพุตมีความแตกตาง กนั เชน (A.B)+C จะไมเทา กบั A.(B+C) ตารางท่ี 4.3 คุณสมบัตกิ ารเปล่ยี นกลุมภายใตก าร ออร A B C A+B * B+C * A+ (B+ C) (A+B)+C 0 1 0 00 0 0 0 1 1 1 1 00 1 0 1 0 1 1 1 01 0 1 1 1 1 1 1 01 1 1 1 1 10 0 1 1 10 1 1 1 11 0 1 1 11 1 1 1 4.4.3 กฎการแจกแจง (Distributive Laws) 1. A.(B + C) = A.B + A.C 2. A + (B.C) = (A + B).(A+C) 71

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสุข กฎการแจกแจง มีลกั ษณะคลายกับกฎทางคณติ ศาสตรท ่เี ปน การกระจายการคณู เขา ไปใน วงเลบ็ สามารถพิสูจนไ ดงา ย ดว ยตารางความจรงิ ดงั น้ี ตารางท่ี 4.4 คุณสมบตั กิ ารแจกแจง A B C B+C * AB AC * A.(B+ C) (A.B)+(A.C) 00 0 0 0 0 0 0 00 1 1 0 0 0 0 01 0 1 0 0 0 0 01 1 1 0 0 0 0 10 0 0 0 0 0 0 10 1 1 1 0 1 1 11 0 1 1 1 0 1 11 1 1 1 1 1 1 4.4.4 กฎไอเดมโปเทน (Idempotent Laws) 1. A + A = A 2. A.A = A กฎไอเดมโปเทนคือการดําเนนิ การ กบั ตัวเองดว ยตัวดําเนนิ การ ออร หรือ ตัวดําเนินการ แอนด โดยสถานะเอาตพตุ ท่ไี ดม คี า เหมือนกับสถานะเดิมของอนิ พุตตัวดังกลาวทุกประการ สามารถ พิสจู นไ ดด ังนี้ ตวั ดําเนนิ การ ออร กรณที ่ี A = 0, 0+ 0= 0= A กรณีที่ A = 1, 1+ 1= 1= A ตัวดําเนินการ แอนด กรณีท่ี A = 0, 0.0 = 0 = A กรณีที่ A = 1, 1.1 = 1 = A 4.4.5 กฎนิเสธสองครงั้ (Double Negation Law) A= A เมอ่ื นาํ อินพตุ มาใสนเิ สธ 2 ครั้ง สถานะของเอาตพุตท่ีไดจะเหมือนกับอินพุตเดิมที่ยังไม ผานนิเสธ สามารถพสิ จู นไดด งั นี้ พิสูจน กรณที ี่ A = 0, A = 1, A = 0 = A กรณีท่ี A = 1, A = 0, A = 1 = A 72

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสขุ 4.4.6 กฎการแอนด (AND Laws) 1. A.0 = 0 2. A.1 = A พิสจู น กฎขอ ที่ 1 (A.0 = 0) กรณีท่ี A = 0, 0.0 = 0 กรณีที่ A = 1 1.0 = 0 ดงั นน้ั จากกฎการแอนดขอที่ 1 สรุปไดว า อินพุตใดๆ แอนดก ับ 0 จะไดเอาตพุตเปน 0 เสมอ พสิ จู น กฎขอ ที่ 2 (A.1 = A) กรณที ี่ A = 0, 0.1 = 0 = A กรณที ่ี A = 1 1.1 = 1 = A ดงั นน้ั จากกฎการแอนดข อ ท่ี 2 สรปุ ไดว า อนิ พตุ ใดๆ แอนดก ับ 1 เอาตพ ตุ ที่ไดจะมสี ถานะ เดยี วกันกบั อนิ พุตเสมอ 4.4.7 กฎการออร (OR Laws) 1. A+ 0 = A 2. A + 1 = 1 พิสูจน กฎขอ ท่ี 1 (A + 0 = A) กรณีที่ A = 0, 0+ 0= 0= A กรณที ี่ A = 1 1+ 0= 1= A ดังน้นั จากกฎการออรขอ ที่ 1 สรปุ ไดวา อนิ พตุ ใดๆ ออรก บั 0 จะไดเอาตพุตที่มีสถานะเดียวกับ อินพุตเสมอ พิสูจน กฎขอ ที่ 2 (A+ 1 = 1) กรณีท่ี A = 0, 0+ 1= 1 กรณีท่ี A = 1 1+ 1= 1 ดังน้นั จากกฎการออรข อ ท่ี 2 สรุปไดวา อินพตุ ใดๆ ออรก บั 1 เอาตพตุ ทีไ่ ดจะมคี าเปน 1 เสมอ 4.4.8 กฎคอมพลเี มนต (Complement Laws) 1. A.A = 0 2. A + A = 1 กฎการคอมพลีเมนต คือ กรณนี ําอินพุต และ นิเสธของอินพุตดังกลาวมาผานตัวดําเนินการ แอนด เอาตพุตที่ไดมีคาเปน 0 เสมอ แตหากนําอินพุต และ นิเสธของอินพุตดังกลาวมาผานตัว ดําเนนิ การ ออร เอาตพ ตุ ทีไ่ ดม คี าเปน 1 เสมอ ดังนี้ พิสจู น กฎขอ ท่ี 1 ( A.A = 0 ) กรณที ี่ A = 0, 0.0 = 0.1= 0 กรณที ี่ A = 1 1.1 = 1.0 = 0 ดังนัน้ จากกฎคอมพเิ มนตข อท่ี 1 สรปุ ไดวา หากนาํ อินพุตใดๆและ นิเสธของอินพุตดังกลาวมา ผา นตัวดาํ เนนิ การ แอนด ไดเอาตพตุ ทีม่ คี า เปน 0 เสมอ 73

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจกิ โดย อาจารย กฤษณพงศ สมสุข พสิ ูจน กฎขอที่ 2 ( A + A = 1) กรณที ี่ A = 0, 0+ 0 = 0 +1= 1 กรณที ่ี A = 1 1+1=1+ 0= 1 ดงั นั้นจากกฎคอมพเิ มนตข อ ท่ี 2 สรปุ ไดว า หากนาํ อินพุตใดๆ และ นิเสธของอินพุตดังกลาวมา ผานตัวดาํ เนนิ การ ออร ไดเ อาตพ ุตทม่ี ีคา เปน 1 เสมอ 4.4.9 กฎความซับซอ น (Redundance Laws) 1. A + A.B = A 2. A.(A+B) = A 3. A + A.B = A + B 4. A(A + B) = A.B กฎความซบั ซอน สามารถถกู พิสจู นไดงายโดยใชกฏพีชคณิตบูลีนที่ไดรับการพิสูจนแลววาเปน จริง ดังน้ี พสิ จู น กฎขอ ท่ี 1 (A + A.B = A) A + A.B = A.1 + A.B กฎ 4.4.6 ขอที่ 2 = A.(1 + B) กฎ 4.4.3 ขอ ท่ี 1 = A.1 กฎ 4.4.7 ขอ ท่ี 2 = A กฎ 4.4.6 ขอ ท่ี 2 พิสูจน กฎขอ ท่ี 2 (A.(A+B) = A) A.(A+B) = A.A + A.B กฎ 4.4.3 ขอ ที่ 1 = A + A.B กฎ 4.4.4 ขอท่ี 2 = A กฎ 4.4.9 ขอท่ี 1 พิสูจน กฎขอ ท่ี 3 ( A + A.B= A + B) A + A.B = (A + A).(A + B) กฎ 4.4.3 ขอที่ 2 = 1.(A + B) กฎ 4.4.8ขอที่ 2 กฎ 4.4.6ขอ ท่ี 2 = A+B พิสูจน กฎขอ ที่ 4( A(A + B) = A.B ) A(A + B) = A.A + A.B กฎ 4.4.3 ขอที่ 1 = 0 +A.B กฎ 4.4.8 ขอท่ี 1 กฎ 4.4.7 ขอที่ 1 = A.B 4.4.10 กฎเดอมอรแ กน (De Morgan Laws) 1. A + B= A.B 2. A.B= A + B กฎเดอมอรแ กนสามารถพสิ จู นไ ด โดยใชต ารางความจรงิ ดงั น้ี 74

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ ตารางท่ี 4.5 คณุ สมบัติ A + B= A.B AB A B * A+ B * 00 1 1 A.B A+B 01 0 1 10 1 0 10 1 11 0 0 01 0 01 0 01 0 ตารางท่ี 4.6 คณุ สมบตั ิ AB= A B AB A B* AB * 00 1 AB 0 AB 01 0 0 10 1 11 0 1 11 0 11 1 1 01 1 00 0 4.5 บทสรุป การออกแบบวงจรดิจิทัล น้ันจําเปนตองคํานึงถึงการใชงานอุปกรณใหนอยท่ีสุดดวย เพือ่ ให ประหยัดคาใชจายใหมากท่ีสุด ซ่ึงการลดขนาดของวงจรรวมเชิงจัดหมูสามารถทําไดโดยการใชกฎ พื้นฐานของบูลนี ดังนั้นผอู อกแบบจึงตอ งมีความรเู กีย่ วกบั กฎพ้นื ฐานตา งๆ ของบลู ีนเปนอยางดี การ วาดวงจรจากสมการบูลีนจะตอ งใหล ําดบั ความสาํ คัญกบั ตัวดาํ เนนิ การนอ็ ตกอ นเสมอ แลวจึงตามดว ย ตวั ดําเนินการแอนด และ ตวั ดาํ เนนิ การออร ตามลําดับ การหาสถานะที่เปน ไปไดท้ังหมดของวงจร สามารถทําไดโดยใชต ารางความจริง นอกเหนอื จากน้ันยังสามารถใชต ารางความจริงสําหรับการพิสจู น สมการพชี คณิตบูลนี ไดด วยเชนกนั 75

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสขุ คาํ ถามทายบท 1. จงสรางวงจรจากสมการพีชคณติ บูลีนตอ ไปนี้ 1.1 Z = A.(B+ C) 1.2 Z = A.B.(C+ D) 1.3 Z = AB+ C 1.4 Z = A + BC 2. จงคาํ นวณหาผลลัพธทเี่ ปนไปไดท ้งั หมดจากสมการพชี คณิตบลู ีนตอ ไปน้ี โดยใชต ารางความจริง 2.1 Z = A.(B+ C) 2.2 Z = A.B.(C+ D) 2.3 Z = A.B+ C 2.4 Z = A + B.C 3. จงพสิ จู นสมการพชี คณติ บูลนี ตอ ไปน้โี ดยใชต ารางความจริง 3.1 A.A = 0 3.2 A + A = 1 3.3 A + A.B = A 3.4 A + A.B= A + B 4. จงพิสจู นสมการพชี คณติ บลู นี ตอ ไปนี้โดยใชก ฎพน้ื ฐานบลู นี 4.1 A + A.A = A 4.2 A + AB + AB= A + B 4.3 AB + A + B = 1 3.4 A + A.B= A + B 76

เอกสารประกอบการสอนวิชาวงจรดจิ ิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ เอกสารอา งอิง Marcovit z, A. B. (2009). Introduction to Logic Design. New York: McGraw-Hil l . Mark, B. (2003). Com plete Digital Design: A Com prehensive Guide to Digital Electronics and Com puter System Architecture. New York: McGraw-Hil l . David, M. H. (2012).Digital Design and Com puter Architecture. USA: Morgan Kaufm ann. Ram aswam y, P. (2011). Digital System s Design. United Kingdom : London Business School . Morris, M, Michael , D. C. (2006). Digital Design. New Jersey: Prentice-Hal l Int ernational In c. ธวชั ชยั เลือ่ นฉวี และ อนุรกั ษ เถื่อนศิริ. (2527). ดิจติ อลเทคนิคเลม 1.กรงุ เทพฯ: มติ รนราการพิมพ. มงคล ทองสงคราม. (2544).ทฤษฎีดิจิตอล.กรุงเทพฯ: หา งหนุ สวนจาํ กัด วี.เจ. พร้ินดิง้ . ทมี งานสมารทเลิรนนิ่ง. (2543). ออกแบบวงจร Digital และประยุกตใ ชงาน.กรงุ เทพฯ: หางหุนสวน สามัญสมารทเลริ น นิง่ . 77

เอกสารประกอบการสอนวชิ าวงจรดจิ ิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสุข แผนบรหิ ารการสอนประจําบทท่ี 5 วงจรรวมเชงิ จัดหมู 3 ชว่ั โมง หวั ขอ เนอ้ื หา 5.1 การแกไขวงจรใหอยใู นรปู ท่งี า ยขน้ึ โดยใชกฎพชี คณติ บูลนี 5.2 การเขยี นสมการพีชคณติ บลู นี จากผลรวมของผลคูณ 5.3 การเขยี นสมการพีชคณติ บลู ีนจากผลคูณของผลรวม 5.4 การเขยี นสมการพชี คณติ บลู นี จากตารางความจริง 5.5 การออกแบบวงจรรวมเชิงจดั หมู 5.6 การใชยูนเิ วอรแ ซลเกตในการออกแบบวงจรรวมเชงิ จดั หมู 5.7 บทสรุป วัตถปุ ระสงคเ ชิงพฤตกิ รรม 1. เพอ่ื ใหผ เู รยี นสามารถลดรปู สมการพชี คณติ บลู ีนโดยใชกฎพ้นื ฐานพชี คณิตบูลีน 2. เพอื่ ใหผ ูเรยี นมคี วามรคู วามเขาใจเกย่ี วกบั การเขยี นสมการพีชคณติ บลู นี จากผลรวมของผลคณู 3. เพอื่ ใหผ เู รยี นมคี วามรคู วามเขา ใจเกยี่ วกบั การเขยี นสมการพีชคณติ บลู นี จากผลคณู ของผลรวม 4. เพ่ือใหผ เู รยี นสามารถเขยี นสมการบลู ีนของคา เอาตพ ตุ จากตารางความจริง 5. เพือ่ ใหผ เู รยี นมคี วามรูความเขาใจเกย่ี วกบั การออกแบบวงจรรวมเชิงจดั หมู 6. เพอื่ ใหผ เู รยี นมคี วามรคู วามเขาใจเกยี่ วกบั ยูนเิ วอรแ ซลเกต และสามารถนํายนู เิ วอรแ ซลเกตมาใช แทนเกตพ้ืนฐานชนดิ อ่นื ได วิธกี ารสอนและกจิ กรรมการเรยี นการสอนประจาํ บท 1. บรรยายเน้ือหาในแตล ะหัวขอ พรอ มยกตวั อยางประกอบ 2. ศกึ ษาจากเอกสารประกอบการสอน 3. ผสู อนสรุปเน้อื หา 4. ทาํ แบบฝก หดั เพ่ือทบทวนบทเรยี น 5. เปด โอกาสใหผ เู รยี นถามขอ สงสยั 6. ผสู อนทําการซกั ถาม สอ่ื การเรียนการสอน 1. เอกสารประกอบการสอนวชิ าวงจรดิจทิ ลั และลอจกิ 2. ภาพเลอื่ น การวดั ผลและการประเมิน 1. ประเมินจากการซกั ถามในชนั้ เรยี น 2. ประเมนิ จากความรวมมือและความรบั ผดิ ชอบตอ การเรยี น 3. ประเมินจากการทําแบบฝกหดั ทบทวนบทเรียน 78

เอกสารประกอบการสอนวชิ าวงจรดิจิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสุข บทที่ 5 วงจรรวมเชงิ จดั หมู วงจรรวมเชงิ จัดหมู (Combinatorial Logic Circuits) คอื วงจรที่สถานะของเอาตพุตขึ้นอยูกับ สถานะของการจัดหมูของอินพุตท้ังหมดท่ีมีอยูในวงจร โดยผลการทํางานของเอาตพุตจะขึ้นอยกู ับ คุณสมบตั ขิ องเกตพ้ืนฐานตาง ๆ และสัญญาณของอินพุตท่ีปอนเขาสูวงจร โดยท่ีวงจรดังกลาวจะไม สามารถเก็บสถานะไวใ ชงานในชวงเวลาตอไปได ดงั นั้นจงึ สรปุ ไดว า วงจรรวมเชิงจัดหมู คือวงจรท่ีเกิด จากการตอใชงานรวมกันของเกตพน้ื ฐานเทานัน้ ดงั ตวั อยางตอ ไปน้ี รปู ที่ 5.1 ตวั อยา งวงจรรวมเชิงจัดหมู รูปท่ี 5.1 แสดงตัวอยางของวงจรรวมเชิงจัดหมู ซึ่งเกิดจากการตอใชงานรวมกันเฉพาะเกต พนื้ ฐานเทาน้ัน โดยจากรูป 5.1 เกตพ้นื ฐานประกอบดว ย แอนดเ กต 1 ตัว น็อตเกต 1 ตัว และ ออร เกต 1 ตวั 5.1 การแกไ ขวงจรใหอ ยูใ นรูปทง่ี า ยขึน้ โดยใชก ฎพชี คณิตบลู นี สําหรบั วงจรลอจิกบางวงจร พบวาสมการพชี คณติ บลู นี ยงั มคี วามกาํ กวมอยู ซึง่ สามารถแกความ กํากวมไดโ ดยใชก ฎพชี คณิตบูลนี ขอดีคือจะทาํ ใหสมการพชี คณิตบูลีนดูงา ยขน้ึ ทําใหวงจรมขี นาดเลก็ ลง สง ผลใหใชง านจํานวนเกตลดนอยลง และประหยัดคาใชจ า ย ในขณะทส่ี ถานะเอาตพุตยังคงเดมิ ตวั อยา งท่ี 5-1 จงลดรูปสมการพีชคณติ บลู ีนตอไปน้ี Z = ABC+ ABC+ A โดยใชก ฎพชี คณติ บูลีนให อยูในรูปอยา งงา ยพรอมวาดวงจรลอจิก วิธที ํา Z = ABC+ ABC+ A กฎ 4.4.3 ขอ ท่ี 1 = AB(C+ C) + A = AB1+ A กฎ 4.4.8 ขอท่ี 2 = AB+ A กฎ 4.4.6 ขอที่ 2 = A + AB กฎ 4.4.1 ขอ ที่ 1 = A+B กฎ 4.4.9 ขอที่ 3 = AB กฎ 4.4.10 ขอที่ 2 79

เอกสารประกอบการสอนวิชาวงจรดิจิทัลและลอจกิ โดย อาจารย กฤษณพงศ สมสุข รูปที่ 5.2 วงจร Z = ABC+ ABC+ A รปู ท่ี 5.3 วงจร Z = AB รปู ท่ี 5.2 แสดงวงจรลอจกิ ของสมการ Z = ABC+ ABC+ A และรปู ท่ี 5.3 แสดงวงจรลอจกิ ของ สมการ Z = AB ซ่งึ เปน วงจรลอจกิ ท่เี กดิ จากการนาํ สมการพีชคณิตบูลีนของวงจรในรูปที่ 5.2 มาจัด รปู ใหมโดยใชกฎพชี คณติ บลู นี ซง่ึ วงจรมขี นาดเล็กลง แตสถานะของเอาตพตุ ยงั คงเดิม ตวั อยา งท่ี 5-2 จงลดรูปสมการพีชคณติ บลู ีนตอไปน้ี Z = ABC+ AB(BC) โดยใชก ฎบลู นี ใหอยูใ นรปู อยา งงา ย วิธที าํ Z = ABC+ AB(BC) กฎ 4.4.10 ขอ ท่ี 2 = ABC+ AB(B+ C) = ABC+ AB(B+ C) กฎ 4.4.5 = ABC+ ABB+ ABC กฎ 4.4.3 ขอท่ี 1 = ABC+ AB+ ABC กฎ 4.4.4 ขอ ท่ี 2 = ABC+ AB1+ ABC กฎ 4.4.6 ขอ ที่ 2 = ABC+ AB(1+ C) กฎ 4.4.3 ขอ ที่ 1 = ABC+ AB1 กฎ 4.4.7 ขอที่ 2 = ABC+ AB กฎ 4.4.6 ขอ ท่ี 2 = (AC+ A)B กฎ 4.4.3 ขอท่ี 1 = (C+ A)B กฎ 4.4.9 ขอท่ี 3 = BC+ AB กฎ 4.4.3 ขอ ท่ี 1 = AB+ BC กฎ 4.4.1ขอท่ี 1 ตัวอยา งที่ 5-3 จงลดรปู สมการพีชคณติ บลู นี ตอ ไปนี้ Z = AB+ A โดยใชกฎบลู ีนใหอ ยูในรปู อยางงา ย วธิ ที ํา Z = AB+ A กฎ 4.4.10 ขอ ท่ี 2 = A+B+ A = A+ A+B กฎ 4.4.1 ขอ ท่ี 1 = 1+ B กฎ 4.4.8 ขอ ที่ 2 80

เอกสารประกอบการสอนวชิ าวงจรดิจิทลั และลอจิก โดย อาจารย กฤษณพงศ สมสขุ =1 กฎ 4.4.7 ขอที่ 2 =0 5.2 การเขียนสมการพชี คณิตบลู นี จากผลรวมของผลคณู ผลรวมของผลคณู (Sum of Product) สามารถนํามาเขียนใหอยูในรูปสมการพีชคณิตบูลีนได โดยมีหลกั การดงั ตอ ไปนี้ 1. นําตัวเลขฐานสิบแตละพจนยอยมาแปลงเปนเลขฐานสอง และใสจํานวนบิตใหเทากับ จํานวนอินพตุ เชน กรณี 3 อนิ พตุ ของ 210 เม่อื แปลงเปนฐานสองจะได 102 แตเน่ืองจากเปน 3 อินพุต จงึ ตอ งเพ่ิม 0 ไวตาํ แหนง หนาสดุ อีก 1 ตวั ไดเ ปน 0102 2. แทนคาเลขฐานสองท่ีไดจากขอ 1 ดวยอินพุตแตละตัวและนํามาเชื่อมกันโดยใชตัว ดาํ เนนิ การแอนด โดยกรณีทเ่ี ปน คา ประจาํ บิตมีคาเปน 0 ใหใสค อมพลเิ มนตดวย เชน กรณอี ินพตุ (A, B, C) มีคาเปน 2 เมอื่ แปลงจาก 010 จะได ABC 3. นาํ พจนยอ ยแตละพจนมาเชื่อมกันดวยตัวดําเนนิ การออร ตวั อยา งที่ 5-4 จงแปลง f(A,B,C)= m(0,1,3,5) ใหอยใู นรูปสมการพชี คณิตบลู นี วธิ ที ํา เนอ่ื งจากมีอินพตุ ทง้ั หมด 3 ตวั จึงสามารถแปลงพจนย อยแตจะพจนไ ดดังน้ี 010 -> 0002 -> 000 -> ABC 110 -> 0012 -> 001 -> ABC 310 -> 0112 -> 011 -> ABC 510 -> 1012 -> 101 -> ABC เพราะฉะนั้น f(A,B,C)= ABC+ ABC+ ABC+ ABC ตวั อยา งท่ี 5-5 จงแปลง f(A,B,C,D)= m(2,3,5,9,11) ใหอยใู นรปู สมการพีชคณิตบลู นี วธิ ที าํ เน่ืองจากมอี ินพตุ ทัง้ หมด 4 ตัว จงึ สามารถแปลงพจนย อยแตจ ะพจนไดด ังน้ี 210 -> 00102 -> 0010 -> ABCD 310 -> 00112 -> 0011 -> ABCD 510 -> 01012 -> 0101 -> ABCD 910 -> 10012 -> 1001 -> ABCD 1110-> 10112 -> 1011 -> ABCD เพราะฉะนั้น f(A,B,C,D)= ABCD+ ABCD+ ABCD+ ABCD+ ABCD สาํ หรบั พจนย อ ยแตละพจนของสมการพีชคณติ บลู นี ท่ีซง่ึ แอนดกนั อยู เรยี กวา มินเทอม (m interm ) 5.3 การเขียนสมการพชี คณติ บลู ีนจากผลคูณของผลรวม นอกจากผลรวมของผลคณู แลว ผลคูณของผลรวม (Product of Sum) สามารถนํามาเขียนให อยใู นรปู สมการพชี คณติ บลู ีนไดเ ชน เดยี วกัน โดยมีหลกั การดังตอ ไปนี้ 81