บท9 ลอจิกและการเกิดสัญญาณ

PULS & SWITCHING รหัสวิชา 30105-2006 ห น่ ว ย ที่ 9 ล อ จิ ก แ ล ะ ก า ร เ กิ ด สั ญ ญ า ณ How to be successful at a young age Story to Success แผนกวิชาช่างอิเล็กทรอนิกส์

แผนการจัดการเรียนรูท่ี 9 เรือ่ ง ลอจิกและการเกิดสัญญาณ

แผนการจดั การเรยี นรทู ี่ 9 ชื่อวชิ า วงจรพลั สและสวติ ชิง เวลาเรยี นรวม 72 ช่วั โมง ช่อื หนว ย ลอจกิ และการเกดิ สัญญาณ สอนคร้ังท่ี 15 ชอื่ เรือ่ ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชั่วโมง หนวยที่ 9 9.1 การกำเนดิ สัญญาณ สัญญาณที่ถูกนำมาใชงานทางดานพัลสและดิจิตอล จะตองใชสัญญาณคลื่นสี่เหลี่ยม ซึ่งเปนสัญญาณท่ี จำเปนตอการใชงานทางดานดิจิตอล วงจรกำเนิดสัญญาณคลื่นสี่เหลี่ยมก็คือวงจรอะสเตเบิลมัลติไวเบรเตอรที่ กลาวไวแลวในหนวยที่ 8 วงจรอะสเตเบิลมัลติไวเบรเตอรนอกจากจะสามารถสรางขึ้นดวยอปุ กรณสารกึง่ ตวั นำ จำพวก ทรานซิสเตอรออปแอมป และไอซี 555 แลวยังสามารถสรางดวยไอซีลอจิกได เชน ชมิตตทริกเกอร นอตเกต และชนิดชมิตตทริกเกอรแนนดเกต เปนตน สัญญาณคลื่นสี่เหลี่ยมที่นำมาใชงานนี้จะถูกเรียกวา สัญญาณนากิ า (Clock Signal) หรือสญั ญาณนากิ าดจิ ิตอล (Clock Signal Digital) 9.2 ลอจกิ เกต ขั้นขึ้นไป เพื่อควบคุมการทำงานของวงจรแตมีเอาตพุตเพียงเอาตพุตเดียว อินพุตที่ปอนเขาวงจรเปน สัญญาณลอจิกเกต (Logic Gate) คืออุปกรณอิเล็กทรอนิกสชนิดหนึ่ง ที่ทำงานโดยใชหลักการทางดิจิตอล อิเล็กทรอนิกส (Digital Electronic) หรือทางอิเล็กทรอนิกสลอจิก (Electronic Logic) ภายในลอจิกเกตถูก สรางขึ้นจากการนำอปุ กรณอิเล็กทรอนิกสห ลายชนิดมาตอวงจรรวมกัน เชน ตัวตานทาน ไดโอด ทรานซิสเตอร และเฟต เปนตน คณุ สมบัตใิ นการทำงานของลอจิกเกตจะทำหนา ท่เี ปน สวิตชอิเล็กทรอนิกส มีขว้ั อนิ พุตตั้งแตหนึ่งพัลสหรือ แรงดันไฟตรงตา งระดับ แสดงคา ออกเปน 2 สภาวะ การทำงานของลอจิกเกตสามารถใหคำนิยามไดดวยสมการ ทางพีชคณิต เทอมที่แสดงคาทางพีชคณิตถูกกำหนดใหเปนเลข “1” หรือเลข “0” อาจเปนสภาวะแสดงคาใน แบบอื่น ๆ เชน ระดับ แรงดัน 0 V หรือระดับ แรงดัน 5 V วงจรตอ (ON) หรือวงจรตัด (OFF) และถูก (True) หรือผิด(False) เปนตน ตัวเลขที่แสดงผลออกมาดวยเลข 1 หรือเลข 0 ถูกเรียกวาเลขฐานสอง (Binary Number) สภาวะแสดงคาตา ง ๆ เทยี บกับเลขฐานสอง แสดงดงั ตารางที่ 11.1 ตารางที่ 9.1 สภาวะแสดงคาตางๆ เทยี บกบั เลขฐานสอง ระดับ แรงดันพัลสเปลี่ยนแปลงจาก 0 V เปน +Vcc แทนคาดวยลอจิก 1 และแรงดันพัลสมีคา 0 V แทน คาดวยลอจิก 0 ลักษณะพัลสชนิดนี้เรียกวาพัลสบวก (Positive Pulse) หรือลอจิกบวก (Positive Logic) ถา

แผนการจัดการเรยี นรูท่ี 9 ช่อื วชิ า วงจรพัลสแ ละสวติ ชงิ เวลาเรยี นรวม 72 ชว่ั โมง ชอื่ หนว ย ลอจกิ และการเกดิ สญั ญาณ สอนคร้งั ที่ 15 ช่ือเรอ่ื ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชั่วโมง แรงดันพัลสเปล่ียนแปลงจาก 0V เปน - Vcc แทนคาดวยลอจิก 1 และแรงดันพัลสมีคา 0 V แทนคาดวยลอจกิ 0 ลักษณะพัลสชนิดน้เี รียกวาพัลสล บ (Negative Pulse) หรอื ลอจกิ ลบ (Negative Logic) แสดงดังรปู ท่ี 11.1 รปู ท่ี 9.1 สญั ญาณพัลสแสดงภาวะลอจิกเลขฐานสอง ลอจิกเกตที่ผลิตขึ้นมาใชงาน ถูกสรางออกมาในรูปของ IC ชนิดตาง ๆเชน IC ชนิดทีทีแอล (TTL ; Transistor Transistor Logic) แ ล ะ IC ช น ิ ด ซ ี ม อ ส ( CMOS ; Complementary Metal Oxide Semiconductor) ลอจกิ เกตท่ีผลตออกมาใชงานมหี ลายชนิด หลายอ หนาที่การทำงาน แตละชนิดจะทำงานใน ลักษณะที่แตกตางกัน มีคุณลักษณะในการทำงานแตกตางกันไป และมีผลของการทำงานที่แตกตางกันดวยการ แสดงผลการทำงานของลอจิกเกตแตละชนดิ สามารถแสดงไดดว ยตารางความจรงิ (Truth Table) 9.2.1 บัฟเฟอรเกต (BUFFER GATE) บัฟเฟอรเ กต คอื ลอจิกเกตที่มีอนิ พุตเดยี วและมเี อาตพุตเดยี ว โดยคาลอจกิ ทางอนิ พุตมีคาเทากับคา ลอจิกทางเอาตพุต นั่นหมายความวาที่จุดสองจุดหรือที่สัญญาณสองตำแหนงคือสถานะทางดานอินพุตและ สถานะทางดา นเอาตพตุ มีคา เหมอื นกัน สามารถเขียนนี้เปน สมการลอจกิ ได คอื Y =A สญั ลักษณทางลอจกิ คือ รปู ท่ี 9.2 สัญลักษณของบฟั เฟอรเกต

แผนการจัดการเรยี นรทู ่ี 9 ช่ือวชิ า วงจรพัลสและสวิตชิง เวลาเรยี นรวม 72 ชั่วโมง ช่ือหนว ย ลอจิกและการเกดิ สัญญาณ สอนครงั้ ที่ 15 ช่ือเร่อื ง ลอจิกและการเกดิ สญั ญาณ จำนวน 4 ชัว่ โมง ตารางท่ี 9.2 ตารางความจรงิ ของบัฟเฟอรเกต จากตารางความจริงจะเห็นวาเม่อื ปอนอินพุตเปน ลอจิก 0 เอาตพุตก็จะได 0 และเมื่อปอนลอจิก 1 เอาตพตุ กจ็ ะได 1 บัฟเฟอรเกตในตระกลู TTL ใชเบอร 74LSxx สว นในตระกูล CMOS ใชเบอร 54xxx โดยการ สรางมาจากอุปกรณต างๆ ทางดานอเิ ล็กทรอนิกสท ้ังอปุ กรณป ระเภทพาสซพี (Passive Device) และอุปกรณ ประเภทแอกทีฟ (Active Device) โดยมีโครงสรางของวงจรดงั น้ี รูปที่ 9.3 วงจรแสดงสภาวะการตอท่ีอินพุตและเอาตพุต รปู ท่ี 9.4 ตำแหนง ขาตางๆ ของไอซีบัฟเฟอรเกตเบอร 74LS07 9.2.2 อนิ เวอรเ ตอรเกต หรอื นอตเกต (INVERTER GATE OR NOT GATE) อนิ เวอรเตอรเกตหรือนอตเกต เปนเกตทม่ี ีอนิ พุตเดียวและมีเอาตพุตเดียวเหมือนบัฟเฟอรเกตแตคา ผลลัพธท่อี อกเอาตพ ุตจะตรงขามกับอินพุต โดยสถานะทางดานเอาตพตุ ของนอตเกตจะตรงขามกับสถานะ ทางดานอินพุตเสมอ เขียนเปนสมการลอจกิ ไดเปน Y= ������������̅

แผนการจดั การเรยี นรทู ่ี 9 ช่ือวิชา วงจรพัลสและสวิตชงิ เวลาเรยี นรวม 72 ช่วั โมง ช่ือหนวย ลอจกิ และการเกิดสญั ญาณ สอนครัง้ ท่ี 15 ชือ่ เร่อื ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ช่วั โมง สญั ลักษณทางลอจิกคือ รูปที่ 9.5 สญั ลักษณของอินเวอรเ ตอรเ กตหรือนอตเกต ตารางท่ี 9.3 ตารางความจรงิ ของอนิ เวอรเ ตอรเกต จากตารางความจริงจะเหน็ วาเม่ือปอนอินพตุ เปนลอจิก 0 เอาตพุตก็จะเปน ลอจิก 1 และเมอ่ื ปอนลอจิก 1 เอาตพุตก็จะเปนลอจิก 0 คาสถานะของอินพุตและเอาตพุตมีลักษณะเปน Complement กันเสมอ อินเวอรเตอรเกตในตระกูล TTL ใชเบอร 74LS04 SN54LS04 เปนตน สวนในตระกูล CMOS ใชเบอรCD40xx โดยการสรางมาจากอุปกรณตางๆ ทางดานอิเล็กทรอนิกสทั้งอุปกรณประเภทพาสซีพ (Passive Device) และ อุปกรณป ระเภทแอกทฟี (Active Device) โดยมโี ครงสรา งของวงจรดังน้ี รปู ท่ี 9.6 ตำแหนงขาตางๆ ของไอซีอินเวอรเตอรเกตหรือนอตเกตเบอร7 4LS04

แผนการจัดการเรียนรทู ่ี 9 ช่อื วชิ า วงจรพลั สแ ละสวติ ชงิ เวลาเรียนรวม 72 ชวั่ โมง ช่อื หนว ย ลอจิกและการเกดิ สญั ญาณ สอนครงั้ ที่ 15 ชือ่ เรื่อง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชวั่ โมง นอกจากน้ีแลวสามารถเขียนใหอยูในรูปของวงจรไฟฟาไดดงั รูปที่ 2.9 โดยมีการทำงานคือ เม่ือไมกดสวิตช (A=0) หลอดไฟก็จะติดเปรียบเสมือนลอจิก 1 แตเมื่อกดสวิตช (A=0) หลอดไฟก็จะไมติดเนื่องจากกระแสจะ ไหลผานทางสวิตชA เพยี งทางเดียวไมไหลผา นหลอดไฟท าใหเปรียบ เสมอื นเปนลอจิก 0 9.2.3 ออรเกต (OR GATE) ออรเกตเปนเกตท่ีมีอินพุตตั้งแต 2 อินพุตขน้ึ ไป แตม เี อาตพุตเพียงเอาตพุตเดียว คุณสมบัติของออร เกตเปนดังนี้ คือถาหากอินพุตไมมีสัญญาณปอน (ลอจิก 0) เอาตพุตก็จะไมมีสัญญาณออก (ลอจิก 0) แตถา อินพุตเพยี งขาใดขาหน่งึ หรือท้งั หมดมีสญั ญาณปอน (ลอจกิ 1) เอาตพุตกจ็ ะมีสญั ญาณออก (ลอจกิ 1) เชน กนั เขยี นนเ้ี ปน สมการลอจกิ ไดเ ปน Y =B+A สญั ลกั ษณทางลอจกิ คือ รูปท่ี 9.7 สญั ลักษณของออรเ กต ตารางที่ 9.4 ตารางความจริงของออรเกต ออรเกตในตระกูล TTL ใชเบอร 74LS32 DM54LS32 เปนตน สวนในตระกูล CMOS ใชเบอร CD40xx โดยการสรางมาจากอุปกรณตาง ๆ ทางดานอิเล็กทรอนิกสทั้งอุปกรณประเภทพาสซีพ (Passive Device) และ อุปกรณประเภทแอกทีพ (Active Device) โดยมีโครงสรางของวงจรดงั น้ี

แผนการจัดการเรียนรทู ่ี 9 ชื่อวชิ า วงจรพัลสและสวติ ชงิ เวลาเรียนรวม 72 ชว่ั โมง ช่อื หนว ย ลอจิกและการเกดิ สัญญาณ สอนคร้ังท่ี 15 ชอ่ื เรอื่ ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชั่วโมง รูปท่ี 9.8 ตำแหนงขาตาง ๆ ของไอซีออรเ กตเบอร 74LS32 9.2.4 แอนดเ กต (AND GATE) แอนดเกต เปนเกตทมี่ ีจำนวนอินพตุ ตง้ั แต 2 อินพุตขึ้นไป แตมีเอาตพ ุตเพยี งเอาตพตุ เดียวคุณสมบัติ ของแอนดเกตเปนดังนี้ คือถาหากอินพุตเพียงอินพุตใดอินพุตหน่ึงหรือทุกอินพุตไมมีสัญญาณปอน (ลอจิก 0) เอาตพ ุตกจ็ ะไมมสี ัญญาณออก (ลอจิก 0) แตถ า ทกุ อนิ พุตมีสัญญาณปอน (ลอจิก 1) เอาตพ ุตกจ็ ะมีสญั ญาณออก (ลอจกิ 1) เขยี นนีเ้ ปนสมการลอจกิ ไดเ ปน Y = B.A เขยี นในรูปสญั ลักษณล อจกิ ไดเปน รปู ที่ 9.9 สญั ลักษณของแอนดเกต ตารางท่ี 9.5 ตารางความจริงของแอนดเ กต

แผนการจัดการเรยี นรูท่ี 9 ชื่อวิชา วงจรพัลสแ ละสวติ ชิง เวลาเรยี นรวม 72 ชัว่ โมง ชอ่ื หนวย ลอจกิ และการเกดิ สญั ญาณ สอนครัง้ ที่ 15 ชือ่ เรอ่ื ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชัว่ โมง ออรเ กตในตระกูล TTL ใชเบอร 74LS08 DM54LS08 เปนตน สวนในตระกูล CMOS ใชเ บอร CD40xx โดยการสรา งมาจากอุปกรณตาง ๆ ทางดานอเิ ลก็ ทรอนิกสทงั้ อปุ กรณป ระเภทพาสซีพ (Passive Device) และ อปุ กรณประเภทแอกทพี (Active Device) โดยมีโครงสรา งของวงจรดงั นี้ รูปที่ 9.10 ตำแหนงขาตา ง ๆ ของไอซีแอนดเ กตเบอร 74LS08 9.2 ลอจิกเกต 9.2.5 นอรเกต (NOR GATE) นอรเ กต เปนเกตท่ีมีจำนวนอินพตุ ต้งั แต 2 อนิ พุตขึน้ ไป แตมเี อาตพุตเพยี งเอาตพุตเดยี วหรือ คณุ สมบัติอีกนยั หนังกค็ ือการนำออรเกตมาตอรว มกับนอตเกต โดยเอานอตเกตตอ เขา ทเี่ อาตพุตของออรเ กตทำ ใหไดคุณสมบัติตรงกันกบั นอรเกต โดยคณุ สมบัติของนอรเ กตเปน ดงั นี้ คอื ถาอนิ พตุ ทุกตัวไมม ีสญั ญาณปอน (ลอจิก 0) ท่ีเอาตพุตจะมีสัญญาณออก (ลอจิก 1) แตถ าอินพุตขาใดขาหนง่ึ หรือทง้ั หมดมีสญั ญาณปอน (ลอจิก1) เอาตพตุ จะไมม ีสญั ญาณออก (ลอจิก 0) เขยี นน้ีเปน สมการลอจิกไดเปน Y = ����������������+���������������� เขยี นในรปู สญั ลักษณลอจิกจะไดเปน รปู ท่ี 9.11 สญั ลกั ษณของนอรเ กต ตารางที่ 9.6 ตารางความเปนจรงิ ของนอรเ กต

แผนการจดั การเรยี นรทู ี่ 9 ชอื่ วชิ า วงจรพลั สและสวิตชิง เวลาเรียนรวม 72 ชัว่ โมง ช่ือหนวย ลอจกิ และการเกดิ สัญญาณ สอนคร้ังที่ 15 ชือ่ เร่ือง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชัว่ โมง รปู ที่ 9.12 ตำแหนง ขาตางๆ ของไอซนี อรเ กตเบอร 74LS33 9.2.6 แนนดเกต (NAND GATE) แนนดเกต เปนเกตที่มีจำนวนอินพุตตั้งแต 2 อินพุตขึ้นไป แตมีเอาตพุตเพียงเอาตพุตเดียวหรือ คุณสมบัติอีกนัยหนังก็คือการนำแอนดเกตมาตอรวมกับนอตเกต โดยเอานอตเกตตอเขาที่เอาตพุตของแอนด เกตทำใหไดคุณสมบัติตรงกันกับแนนดเกต คุณสมบัติของแนนดเกตเปนดังนี้ คือถาอินพุตใดอินพุตหนึ่งหรือ อินพุตทุกอินพุตไมมีสัญญาณปอน (ลอจิก 0) เอาตพุตจะมีสัญญาณออก (ลอจิก 1) แตอินพุตทุกตัวมีสัญญาณ ปอน (ลอจิก 1) เอาตพตุ จะไมม สี ัญญาณออก (ลอจิก 0) เขียนน้เี ปนสมการลอจิกไดเปน Y = ���������������.�������������� เขียนในรปู สัญลักษณลอจกิ จะไดเ ปน รปู ที่ 9.13 สญั ลักษณข องแนนดเกต

แผนการจัดการเรยี นรทู ี่ 9 ช่อื วชิ า วงจรพลั สแ ละสวิตชงิ เวลาเรียนรวม 72 ชัว่ โมง ชื่อหนวย ลอจกิ และการเกดิ สญั ญาณ สอนครั้งท่ี 15 ชื่อเร่ือง ลอจิกและการเกดิ สญั ญาณ จำนวน 4 ชว่ั โมง ตารางท่ี 9.7 ตารางความจริงของแนนดเ กต รูปที่ 9.14 ตำแหนง ขาตา งๆ ของไอซแี นนดเ กตเบอร 74LS00 9.2.7 เอก ซค ลซู ีฟออรเ กต (EXCLUSIVE OR GATE) เอกซคลูซีฟออรเกต อาจเรียกสั้น ๆ วาเอกซออรเกต (EX-OR GATE) เปนเกตที่มีอินพุต 2 อินพุต และมเี อาตพ ตุ 1 เอาตพตุ คณุ สมบตั ขิ องเอก ซค ลซู ีฟออรเ กตเปนดงั นี้ คือถา อนิ พตุ ทง้ั สองมีคา ตา งกันเอาตพุตจะ มี สัญญาณออก และถา อนิ พตุ ทง้ั สองมีคา เหมือนกนั เอาตพตุ จะไมมสี ัญญาณออก เขยี นนเี้ ปนสมการลอจิกไดเ ปน Y = ������������ ⊕ ������������ หรือ Y = ������������������������̅ + ������������������������� เขียนในรูปสัญลักษณล อจิกไดเปน

แผนการจัดการเรยี นรทู ี่ 9 ชอ่ื วชิ า วงจรพลั สและสวิตชิง เวลาเรียนรวม 72 ชวั่ โมง ชื่อหนวย ลอจกิ และการเกดิ สัญญาณ สอนคร้งั ท่ี 15 ช่อื เรอ่ื ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ช่ัวโมง รูปท่ี 9.15 สัญลกั ษณของเอก ซค ลูซฟี ออรเ กต ตาราง 9.8 ความเปน จรงิ ของเอกซคลูซีฟออรเ กต 9.2.8 เอกซคลูซีฟนอรเ กต (EXCLUSIVE NOR GATE) เอก ซคลซู ฟี นอรเ กต อาจเรียกสน้ั ๆ วา เอก ซน อรเกต (EX-NOR GATE) เปนเกตทีม่ ีอนิ พุต 2 อินพุต และมเี อาตพ ตุ 1 เอาตพตุ คุณสมบัติของเอกซค ลูซีฟนอรเ กตเปนดังนี้ คอื ถาอนิ พุตทง้ั สองมีคา ตา งกันเอาตพุตจะ ไมมสี ัญญาณออก และถาอนิ พตุ ทั้งสองมคี าเหมือนกัน เอาตพ ุตจะมสี ญั ญาณออก เขียนเปน สมการลอจิกไดเ ปน Y = �������������������������̅ + ������������������������ หรอื Y = ���������������⊕����������������� เขียนในรูปสัญลกั ษณล อจกิ ไดเปน รูปท่ี 9.16 สัญลักษณของเอก ซคลูซฟี ออรเกต

แผนการจัดการเรียนรูที่ 9 ชอ่ื วชิ า วงจรพัลสและสวิตชิง เวลาเรยี นรวม 72 ชว่ั โมง ชือ่ หนวย ลอจิกและการเกิดสญั ญาณ สอนครั้งท่ี 15 ช่อื เรื่อง ลอจิกและการเกดิ สญั ญาณ จำนวน 4 ช่วั โมง บทสรุป ลอจิกเกต คืออุปกรณอิเล็กทรอนิกส ที่ทำงานโดยใชหลักการทางดิจิตอลอิเล็กทรอนิกสหรือทาง อิเล็กทรอนิกสลอจิก ถูกสรางขึ้นจากการนำอุปกรณอิเล็กทรอนิกสหลายชนิดมาตอวงจรรวมกัน เชน ตัว ตานทาน ไดโอด ทรานซิสเตอรและเฟต เปนตน คุณสมบัติในการทำงานของลอจิกเกตจะทำหนาที่เปนสวิตช อิเล็กทรอนิกส มีขั้วอินพุตต้ังแตหน่ึงขั้วขึ้นไป เพื่อควบคุมการทำงานของวงจรแตม ีเอาตพ ุตเพียงเอาตพุตเดยี ว อินพุตที่ปอนเขาวงจรเปนสัญญาณพัลสหรือแรงดันไฟตรงตางระดับ แสดงคาออกเปน 2 สภาวะ แสดงคาทาง พชี คณติ เปนเลข “1” หรอื เลข “0” และแสดงคาในแบบอืน่ ๆ ไดอ ีก เชน ระดบั แรงดัน 0 V หรอื 5 V วงจรตอ (ON) หรอื วงจรตัด (OFF) และถกู (True) หรอื ผูด (False) เปนตน ลอจิกเกตท่ีผลติ ขนึ้ มาใชงาน ถกู สรา งออกมาในรปู ของ IC ชนดิ ตา ง ๆเชน IC ชนิดทที ีแอล (TTL) และ IC ชนิดซมี อส (CMOS) ลอจกิ เกตทีผ่ ลตออกมาใชงานมีหลายชนิด หลายอ หนา ท่ีการทำงาน เชน บฟั เฟอรเกตนอต เกต ออรเกต แอนดเกต นอรเกต แนนดเกต และเอกซออรเกต เปนตน การแสดงผลการทำงานของลอจิกเกต แตล ะชนดิ สามารถแสดงไดดวยตารางความจริง สญั ญาณทถี่ ูกนำมาใชงานทางดา นพลั สแ ละดิจิตอล จะตองใชส ัญญาณคล่ืนสี่เหล่ียม ซงึ่ เปนสัญญาณที่จำเปน ตอ การใชงานทางดานดิจิตอล จะถูกเรียกวา สญั ญาณนากิ า 9.3 วงจรฟลปิ ฟลอป ฟลปิ ฟลอป หรอื ทีร่ จู ักในชอ่ื ไบสเตเบิลมลั ติไวเบรเตอรและอาจเรยี กวา มลั ติไวเบรเตอรแบบทวิเสถียรเปน วงจรมัลติไวเบรเตอรชนิดที่ในการเปลี่ยนแปลงการทำงานจะตองมีสัญญาณอินพุตปอนเขามาควบคุมในการ ทำงาน สภาวะการทำงานของวงจรเปนลักษณะวงจรเสถียรภาพอยู 2 สภาวะ แบงสภาวะการทำงานลักษณะ เสถียรภาพออกเปน 2 สวน โดยวงจรสวนหนึ่งอยูในสภาวะทำงานตลอดเวลา วงจรอีกสวนหนึ่งอยูในสภาวะ หยุดทำงานตลอดเวลา การเปลี่ยนสภาวะการทำงานของวงจรแตล ะครั้ง ตองมีสัญญาณปอนเขามาควบคุมจาก ภายนอก สงเขามาควบคุมการเปลี่ยนแปลงการทำงาน สัญญาณปอนเขามาควบคุมหนึ่งครั้งสภาวะการทำงาน ของวงจรถูกเปลี่ยนไปเปนตรงขาม เมื่อสัญญาณปอนเขามาควบคุมเปนครั้ง ที่สอง สภาวะการทำงานของวงจร ถูกเปลยี่ นไปเปนตรงขามอีกคร้ัง คอื เปลยี่ นกลบั มาอยูในสภาวะเดิมของครงั้ แรก การทำงานของวงจรจึงเปล่ียน กลับไปกลบั มาระหวางสภาวะคงท่ีทั้ง สองนี้

แผนการจดั การเรียนรูท่ี 9 ช่ือวชิ า วงจรพลั สแ ละสวิตชงิ เวลาเรยี นรวม 72 ชั่วโมง ช่อื หนวย ลอจกิ และการเกดิ สัญญาณ สอนคร้ังที่ 15 ชอื่ เรอื่ ง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ชั่วโมง 9.3.1 สัญญาณนากิ าควบคุมการทำงาน สัญญาณนาิกา เปนสญั ญาณพัลสท่ีมีบทบาทสำคญั ในการควบคุมการทำงานของวงจรตา ง ๆ ใหมี การทำงานที่สัมพันธกันและพรอมกัน คือทำใหเกิดการทำงานหรือหยุดการทำงานที่พรอมเพรียงกัน หรือใหมี เวลาทำงานที่ตรงกัน ทำใหก ารควบคมุ ระบบในการทำงานงา ยขน้ึ ไมเกิดความผิดพลาด 9.3.2 RS ฟลิปฟลอป RS ฟลิปฟลอป (RS Flip Flop) บางครั้ง อาจเรียกวา แลตช (Latch) หรือวงจรคงสถานะเปน วงจรฟลิปฟลอปชนิดแรกที่ถูกสรางขึ้นมาใชงานในการเก็บขอ มูลในรูปดิจติ อล โดยใชสถานะคงที่ในการทำงาน 2 สถานะ สามารถเกบ็ ขอมูลได 1 บิต (Bit) มีอินพุตรับสญั ญาณควบคมุ 2 อนิ พตุ ใชอกั ษรยอ ตัว R และS อนิ พุต R มาจากคำวา รีเซต (Reset) หมายถึงหยุดการทำงานและอินพุต S มาจาก คำวาเซต (Set) หมายถึง เริ่มการ ทำงาน สวนเอาตพุตมี 2 เอาตพุต คือเอาตพุต Q และเอาตพุต Q ใหผลลัพธทางลอจิกออกมาเปนตรงขามกั็น เสมอ RS ฟลิปฟลอปสามารถสรางขึ้นไดจากอุปกรณีทางอิเล็กทรอนิกสหลายชนิด เชน ใชรีซิสเตอรและ ทรานซิสเตอรตอขึ้นี้เปนวงจร RS ฟลิปฟลอป ใชไอซีเกตจำพวกแนนดเกต และนอรเกต มาตอเปนวงจร RS ฟลปิ ฟลอป และใชไ อซสี ำเร็จรปู สรา งเปนวงจร RS ฟลปิ ฟลอปโดยเฉพาะ เปนตน 9.3.3.1 RS ฟลปิ ฟลอปควบคุมดว ยสัญญาณนาิกา RS ฟลิปฟลอปแบบไมมีสัญญาณนาิกาควบคุม สามารถทำงานไดทันที่เมื่อมีสัญญาณ ลอจิกปอนเขามาที่อินพุต R และS ในคาลอจิกที่ถูกตอังสัญญาณลอจิกจะถูกสงออกเอาตพุตในทันทที ี่สัญญาณ ลอจิกอินพุตปอนเขามา ซึ่งในบางครั้ง อาจตองการควบคุมใหการทำงานของ RS ฟลิปฟลอปใหสงสัญญาณ ลอจิกออกเอาตพุตในเวลาที่กำหนดไว การควบคุมดังกลาวนี้จะตองมีขั้ว ตออินพุตสำหรับรับสัญญาณควบคุม การทำงานเพิ่มเขาไป และมีสัญญาณนาิกาปอนเขาใชเปนสัญญาณอินพุตสำหรับควบคุมการทำงาน ดังนั้น วงจร RS ฟลปิ ฟลอปชนิดนี้จะตองมขี ารับสัญญาณนาิกาเพิ่มขึ้น ใชรบั สญั ญาณนาิกาปอนเขามาควบคุมการ ทำงานของวงจร ลกั ษณะ RS ฟลปิ ฟลอป แบบมสี ัญญาณนากิ าควบคมุ การทำงาน 9.3.3 D ฟลปิ ฟลอป D ฟลิปฟลอป เปนฟลปิ ฟลอปอีกชนิดหน่ึงท่ีถูกดัดแปลงมาจาก RS ฟลปิ ฟลอป โดยใสเกตเพิ่มเขา ไปที่ขาอินพุต R ของ RS ฟลิปฟลอป ปลายดานอินพุตของตัวนอตเกตตอรวมกับขาอินพุต S ของ RS ฟลิป ฟลอป และตอออกมาเปน ขาอินพุตเพยี งขาเดยี วคือขา D ตวั D มาจากคำวา Data หรือขอ มลู เปน ฟลิปฟลอปที่

แผนการจดั การเรยี นรทู ี่ 9 ชอื่ วชิ า วงจรพลั สแ ละสวติ ชิง เวลาเรียนรวม 72 ชัว่ โมง ชือ่ หนว ย ลอจกิ และการเกดิ สัญญาณ สอนคร้งั ที่ 15 ชือ่ เร่ือง ลอจกิ และการเกดิ สญั ญาณ จำนวน 4 ช่วั โมง ถูกออกแบบขึ้นมาเพื่อการหนวงสัญญาณดิจิตอลหรือเก็บสถานะขอมูลที่ปอนเขามาไว จนกระทั่ง มีสัญญาณ ขอมูลใหมปอนเขามา หรือมีสัญญาณขอมูลใหมพรอมสัญญาณนาิกาปอนเขามา เอาตพุต D ฟลิปฟลอปจึง เปลี่ยนสถานะการทำงานไป สัญลกั ษณ D ฟลิปฟลอป 9.3.4 T ฟลิปฟลอป T ฟลิปฟลอป หรือทอกเกิลฟลิปฟลอป (Toggle Flip Flop) เปนฟลิปฟลอปที่การทำงานจะเกิด การสลบั ไปสลบั มา โดยมอี ินพุต T เพียงอินพุตเดยี ว การทำงานของ T ฟลิปฟลอปเกดิ การเปลย่ี นสถานะทุกครั้ง ที่มีสัญญาณนาิกาปอนใหอินพุต T สัญญาณนาิกาปอนเขามาครั้งแรก เอาตพุตมีสถานะหนึ่ง สัญญาณ นาิกาปอนเขามาครั้ง ที่สอง เอาตพุตถูกเปลี่ยนไปเปนสถานะตรงขาม และเมื่อมีสัญญาณนาิกาปอนเขามา คร้ัง ทส่ี าม เอาตพ ุตจะกลับมาเปน สถานะเดมิ อกี ครัง้ 9.3.5 JK ฟลิปฟลอป JK ฟลปิ ฟลอป เปน ฟลิปฟลอปทีถ่ ูกปรับปรุงข้ึนมาจาก RS ฟลิปฟลอป เพราะดวย RS ฟลิปฟลอป มีขอเสยี จากกรณสี ัญญาณลอจิกปอนเขา มาทางอินพุต R และS เปนลอจิก 1 ทง้ั คจู ะมผี ลใหล อจิกทางเอาตพุต ไมแนน อน เปน สถานะท่ีRS ฟลปิ ฟลอปไมส ามารถทำงานได และไมม กี ารใชง าน 9.3.5.1 JK ฟลปิ ฟลอปควบคุมดว ยสัญญาณนากิ า JK ฟลิปฟลอปแบบไมมีสัญญาณนาิกาควบคุม สามารถทำงานไดทันที่เมื่อมีสัญญาณ ลอจิกปอนเขามาที่อินพุต J และK ในคาลอจิกที่ถูกตอังสัญญาณลอจิกจะถูกสงออกเอาตพุต ในทันทีที่สัญญาณลอจิกอินพุตปอนเขามา JK ฟลิปฟลอปที่นิยมใชงานทั่วไปจะมีสัญญาณนาิกา ชวยควบคุมการทำงาน ซึ่งชวยควบคุมให JK ฟลิปฟลอปสงสัญญาณลอจิกออกเอาตพุตในเวลาท่ี กำหนดไว การควบคุมดังกลาวนี้จำเปนตองมีขั้ว ตออินพุตสำหรับรับสัญญาณควบคุมการทำงาน เพิ่มเขาไป และมีสัญญาณนาิกาปอนเขาใชเปนสัญญาณอินพุตสำหรับควบคุมการทำงาน ดังนั้น วงจร JK ฟลิปฟลอปชนิดนี้จึงเพิ่มขารับสัญญาณนาิกาเขาไป ลักษณะ JK ฟลิปฟลอปแบบมี สญั ญาณนากิ าควบคมุ การทำงาน 9.4 ขั้วควบคุมีอิสระของฟลิปฟลอป มีอินพุตอีกประเภทหนึ่งถูกใสเพิ่มเขาไปในฟลิปฟลอป เพื่อทำใหการทำงานของฟลิปฟลอปเปลื่ยนไป ทำงานอยา งอิสระไมข น้ึ กบั สญั ญาณอนิ พตุ ลอจกิ หรอื สัญญาณนาิกาท่ีปอ นใหขา CK สามารถทำใหฟลปิ ฟลอป

แผนการจัดการเรียนรูท่ี 9 ช่อื วชิ า วงจรพัลสและสวติ ชงิ เวลาเรียนรวม 72 ชัว่ โมง ชื่อหนวย ลอจกิ และการเกิดสญั ญาณ สอนคร้งั ท่ี 15 ชือ่ เร่ือง ลอจิกและการเกดิ สญั ญาณ จำนวน 4 ชวั่ โมง มีเอาตพุต Q เปนลอจิก 1 หรือ 0 ที่เวลาใดก็ได โดยตออินพุตเพิ่มเขาไปใหม เรียกอินพุตที่ตอเพิ่มใหมเพื่อการ ทำงานดังกลาวนี้วาอินพุตทำไมพรอมกัน (Asynchronous Input) หรืออาจเรียกวาอินพุตผานขามไป (Override Input) ใชในการผานขามอินพุตอื่น ๆ เพื่อทำใหฟลิปฟลอปไปอยูในสถานะใดสถานะหนึ่งไดตาม ตองการขั้ว อินพุตไมพรอมกันที่เพิ่มเขาไปมี 2 ชนิด คืออินพุตปรีเซต (Preset) หรือ PR และอินพุตเคลียร (Clear) หรือ CLR

แบบฝกหัดประจำหนวยการเรยี นท่ี 9.1 จุดประสงค 1. บอกหลักของการกำเนดิ สัญญาณไดถกู ตอง 2. แสดงความรเู กย่ี วกับหลกั การทำงานเวลาและความถี่สัญญาณนาิกาไดถูกตอง 3. แสดงทักษะการคำนวณทางลอจกิ ไดถ ูกตอง 4. แสดงวิธีการประกอบวงจรฟลิปฟลอปไดถ ูกตอ ง แบบฝกหดั ตอนที่ 1 1. จงอธบิ ายหลักของการกำเนิดสัญญาณ 2. จงบอกชนิดของลอจกิ เกต และอธบิ ายหลกั การทำงานของแตละชนิด -

ใบงานท่ี 9 ใบปฏบิ ตั ิงาน 9.1 ไอซชี มตตทรกิ เกอรลอจิกเกต เครอ่ื งมอื และอุปกรณ 1. แผงทดลองดจิ ติ อล 1 ชุด 2. IC เบอร 7414, 7424 (หรือ 74132) เบอรละ 1 ตัว 3. คูมอื การใชง าน IO TTL 1 เลม 4. สายตอวงจร 1 ชุด ลำดบั ขน้ั ตอนการทดลอง 1. ประกอบวงจรตามรปู ที่ 11.1 2. ทดสอบคุณสมบัติของลอจิกเกต บันทึกผลลงในตารางท่ี 11.1 ชองเอาตพตุ คา LED ดับหรือติดและ เขยี นสภาวะลอจกิ ลงในชอ ง Y ตามสภาวะการทำงานของ LED 3. ประกอบวงจรตามรูปที่ 11.2 ทดลองและบันทึกผลลงในตารางที่ 11.2 ชองเอาตพุต คา LED ดับ หรือตดิ และเขียนสภาวะลอจกิ ลงในชอ ง Y ตามสภาวะท างานของ LED

สรุปผลการทดลอง ………………………………………………………………………………………………………………………………………………… ………………………………………………………………………………………………………………………………………………… ………………………………………………………………………………………………………………………………………………… …………………………………………………………………………………………………………………………………………………

แบบฝกหัดประจำหนวยการเรยี นท่ี 9.2 จุดประสงค 5. บอกหลักของการกำเนดิ สัญญาณไดถกู ตอง 6. แสดงความรเู กย่ี วกับหลกั การทำงานเวลาและความถี่สัญญาณนาิกาไดถูกตอง 7. แสดงทักษะการคำนวณทางลอจกิ ไดถ ูกตอง 8. แสดงวิธีการประกอบวงจรฟลิปฟลอปไดถ ูกตอ ง แบบฝกหดั ตอนที่ 1 3. จงอธบิ ายหลักของการกำเนิดสัญญาณ 4. จงบอกชนิดของลอจกิ เกต และอธบิ ายหลกั การทำงานของแตละชนิด -

ใบงานท่ี 9 ใบปฏิบตั ิงาน 9.2 วงจรกำเนดิ สัญญาณนาิกา เครอ่ื งมือและอุปกรณ 1. ออสซิลโลสโคปชนดิ 2 เสน ภาพพรอมสายวัด 1 เครื่อง 2. แผงทดลองดิจติ อล 1 ชดุ 3. IC เบอร 7414, 7424 เบอรละ 1 ตวั 4. ตวั ตา นทาน 10kΩ, 20kΩ; 0.5W คา ละ 1 ตัว 5. ตวั เกบ็ ประจุ 10 µF, 47 µF; 10V คาละ 1 ตวั 6. คมู ือการใชงาน IC TTL 1 เลม 7. สายตอวงจร 1 ชุด ลำดับขั้นตอนการทดลอง 1. ประกอบวงจรตามรูปท่ี 11.3 พรอ มท้ังจายแรงดัน 5V ใหต วั IC เบอร 7414 2. ปรับออสซิลโลสโคปชนิด 2 เสนภาพใหพรอมใชงาน นำไปวัดคาในวงจร ใหอินพุต CH1 ของ ออสซิลโลสโคปวัดอินพุตที่ VC และใหอินพุต CH2 ของออสซิลโลสโคปวัดที่เอาตพุต EO วัดรูปคลื่น และระดับ ความแรงสัญญาณ ทั้งอินพุต VC และเอาตพุต EO บันทึกคาตางๆ และรูปรางสัญญาณไวในตารางที่ 11.3 ใหมีท้ัง รูปและเฟสสัญญาณสัมพันธกันท่ี R=10kΩ, C=10µF

3. เปล่ียนความตา นทานและคา ความจดุ ังนี้ R=20kΩ, C=10 µF ชดุ หนึง่ และR=10kΩ, C=47 µF อีกชุดหนึ่งตามลำดับ วดั และบันทึกรูปคลน่ื และระดับความแรงสญั ญาณทั้งอินพุต VC และเอาตพตุ EO บนั ทกึ คาไว ในตารางท่ี 11.3 ใหมีรูปและเฟส สญั ญาณสัมพันธกันท่ี R=20kΩ, C=10 µF และR=10kΩ, C=47 µF ตามลำดั 4. นำคา ท่ีวัดไดในตารางที่ 11.3 ชองความกวา ง 1 รอบคลื่นคา T ทุกคามาคำนวณหาคาความถถ่ี ูก กำเนดิ มา บันทึกคาลงในชอ งความถี่ทุกคา โดยใชสูตรคำนวณดังน้ี ������������ = 1 ������������ ………………………………………………………………………………………………………………………………………………… ………………………………………………………………………………………………………………………………………………… ………………………………………………………………………………………………………………………………………………… …………………………………………………………………………………………………………………………………………………

แบบฝก หัดประจำหนวยการเรียนที่ 9 จดุ ประสงค 9. แสดงความรูเกี่ยวกบั หลกั การทำงานเวลาและความถสี่ ญั ญาณนาิกาไดถกู ตอ ง 10. แสดงทกั ษะการคำนวณทางลอจกิ ไดถ ูกตอง 11. แสดงวิธกี ารประกอบวงจรฟลิปฟลอปไดถ ูกตอง แบบฝกหดั ตอนท่ี 1 5. วงจรฟลปิ ฟลอปคืออะไร สมั พันธกับสญั ญาณนาิกาอยางไร -

ใบงานท่ี 9 ใบปฏบิ ัตงิ าน 9.2 วงจรกำเนดิ สัญญาณนาิกา เครอื่ งมอื และอุปกรณ 1. แผงทดลองดจิ ติ อล 1 ชดุ 2. IC เบอร 7400, 7402, 7474, 7476 เบอรละ 1 ตัว 3. คมู ือการใชง าน IO TTL 1 เลม 4. สายตอ วงจร 1 ชุด ลำดบั ข้ันตอนการทดลอง 1. ประกอบวงจรตามรปู ที่ 12.1 พรอมทั้งจา ยแรงดัน 5V ใหตวั IC เบอร 740 2. ทดสอบคุณสมบัติการทำงานของวงจร RS ฟลิปฟลอปจากแนนดเกต บันทึกผลลงในตารางที่ 12.1 ชอง เอาตพ ุต Q และ ������������� 3. ประกอบวงจรตามรปู ท่ี 12.2 พรอมทั้งจา ยแรงดัน 5V ใหตวั IC เบอร 7402 4. ทดสอบคณุ สมบัตกิ ารท างานของวงจร RS ฟลิปฟลอปจากนอรเ กต บนั ทึกผลลงในตารางท่ี 12.2 ชองเอาตพุต Q และ �������������