เอกสารประกอบการสอนวิชาดิจิทัลอิเล็กทรอนิกส์

171 (7.7) ในภาพที่ 7.11 เปนตัวอยา งการนาํ สมการ (7.7) มาใช ซง่ึ เปน วงจรบวกแบบ Look – Ahead– Carry ในรูปแบบท่ีเปนโมดูลจํานวน 12 บิต โดยหน่ึงโมดูล เราจะกําหนดใหมีความสามารถกระทําการบวกได 4 บิต (m) เพราะฉะน้ัน เราจะตองใชวงจรบวกแบบคิดคาตัวทด (Full Adder) จํานวน 3ชุดดวยกัน เสมือนวาวงจรดังภาพท่ี 7.11 มีการกระทําการบวกกันแค 3 หลัก (r) และแทนคาลงในสมการ (7.6) เรากจ็ ะไดวา ผลลพั ธทีจ่ ะไดจากการบวกวงจร Look – Ahead – Carry ในภาพท่ี 7.11คอื n = mr + 1 = (4) (3) + 1 = 13 บิต คอื S12 – S0 น่ันเอง คุณสมบัติเดนของวงจรบวกแบบ Look – Ahead – Carry เมื่อเปรียบเทียบกับวงจรบวกแบบขนาน n บิต คือ วงจรบวกแบบ Look – Ahead – Carry จะชวยในการปรับแตง โดยการหนวงคาเวลาของตัวทดออก (Co) แตเมื่อมาพิจารณาการออกแบบวงจรบวกจํานวนบติ มาก ๆ จะเห็นไดวาวงจรบวกแบบ Look – Ahead – Carry จะมคี วามสามารถในการกระทําการบวกทจ่ี ํานวนบติ มาก ๆดีกวา วงจรบวกแบบขนาน n บติ ณ ความเร็วในการบวกท่เี ทากนั ภาพที่ 7.11 วงจรบวกแบบ Look – Ahead – Carry Generator ในรปู แบบทีเ่ ปน โมดูล

172 7.2.5 วงจรบวกแบบ Carry Save วงจรการบวกท่ีไมไดจํากัดอยูแคการบวกจํานวน 2 จํานวน และคงจะตรงกับความตองการของผูใชเปนอยางย่ิง วงจรบวกท่ีสามารถทําการบวกจํานวนหลาย ๆ จํานวนพรอมกัน เรียกวา CarrySave ลักษณะการกระทําการบวกของวงจรบวกประเภทน้ี ไดรับอิทธิพลโดยตรงมาจากการบวกเลขหลาย ๆ จาํ นวน ตามปกตขิ องเราน่นั เอง ใหเราสงั เกตผลแสดงการบวกเลข 4 จํานวนเขา ดว ยกนั ภาพท่ี 7.12 การบวกเลข 4 จํานวน ในภาพท่ี 7.13 เปนบล็อกไดอะแกรมแสดงการบวก 4 จํานวน จํานวนละ 3 บิต เขาดวยกันโดยอาศัยวงจรบวกแบบคิดคาตัวทด (full adder) ในการกระทําการบวก วงจรบวกประเภทนี้ผูอ อกแบบสามารถออกแบบใหป ระกอบกันไดห ลาย ๆ ชุด ภาพท่ี 7.13 วงจรบวกแบบ Carry Save 3 Bit 4 จํานวน โดยใชว งจรบวกแบบคิดคาตัวทด

173 4.2.6 วงจรลบแบบคดิ คา ตวั ยืม (Full Subtractor) หลักการคิดและออกแบบวงจรลบแบบคิดคาตัวยืม (full subtractor) จะมีหลักการและลักษณะเหมือนกับวงจรบวกแบบคิดคาตัวทด (Full Adder) วงจรแบบคิดคาตัวยืมเกิดจากการนําวงจรการลบแบบไมคิดคาตัวยืม (half subtractor) จํานวน 2 ชุด มาตอรวมกันทํางาน วงจรลบแบบคิดคาตัวยืม (full subtractor) จะประกอบดวยพารามิเตอร 5 พารามิเตอร คือ คาตัวตั้ง (minuend= A) คา ตัวลบ (subtrahend = B) คาผลลบ (difference = D) คาตัวยมื เขา (borrow in = Bin) และคาตัวยืมออก (borrow out = Bo) ในภาพที่ 7.13 (ก) แสดงผงั ของการลบ และวงจรลบแบบคดิ คาตัวยืมดงั แสดงในภาพที่ 7.14 ไดมาจากการลดรปู ดวยแผนภาพคารน อห โดยการนําคา ในตารางความจริงของการลบมาคิด ภาพท่ี 7.13 ผังการลบ ตารางความจริงของการลบ และวงจรลบแบบคดิ คา ตวั ยืม

174 ภาพท่ี 7.14 วงจรลบแบบคดิ คาตวั ยมื 4.2.7 วงจรบวก – ลบแบบคดิ เคร่อื งหมาย (Adder – Subtractor Sign Complement) จากผลการศึกษาท่ีผานมา เราจะเห็นวา วงจรบวกแบบคิดคาตัวทด และวงจรลบแบบคิดคาตัวยืม มีวงจรลอจิกที่เหมือนกันและเปน ความคิดที่ดี หากเราจะนําเอาวงจรชุดนี้มาใชงาน โดยเปนทั้งวงจรบวกแบบคิดคาตัวทดและวงจรลบแบบคิดคาตัวยืมในชุดเดียวกัน ซึ่งเราจะตองเพ่ิมสัญญาณควบคุม ในการเลือกใหทํางานเปนการบวกหรือการลบจากความรูท่ีเราไดศึกษากันไปแลวในบทท่ี 1เรอื่ งการลบระบบเลขฐานสอง ผลลัพธข องการกระทาํ การลบ สามารถแบง ออกไดเปน 2 ประเภท คอืคาผลลัพธท่ีมีคาเปนจํานวนบวกและลบ มาตรฐานท่ัวไปเราจะกําหนดใหตําแหนงบิตคาสูงสุด (MSB)ของจํานวนใด ๆ หากมีคาเปน “1” ถือวาเปนจํานวนลบ แตถาเปน “0” ถือวาเปนจํานวนบวก จากหลักการของการลบแบบ One Complement และ Two Complement เราสามารถสรุปรูปแบบการกระทาํ การลบทั้งสองแบบไดด งั รปู ที่ 7.15 (ก)

175 ภาพท่ี 7.15 วงจรบวก – ลบแบบคดิ เครื่องหมายวงจรแสดงการลบแบบ One Complement และ Two Complement จะมีการใชสัญญาณลอจิก“1” เปน สัญญาณควบคมุ การเลือกใหวงจรทํางานเปนวงจรลบแบบคิดคาตวั ยืม

176 โดยวงจรในภาพที่ 7.15 (ข) เปนการกระทําการลบแบบ One Complement สวนในวงจรในภาพท่ี 7.15 (ค) จะเปนการกระทําการลบแบบ Two Complement หากตองการใหทํางานเปนวงจรการบวกจะตองปอนสัญญาณลอจิก “0” เปนสัญญาณเลือก สังเกตเห็นไดวาเราจะตอเอ็กคลูซีฟออรเกตเขาที่อินพุต B ถาเรากําหนดใหวงจรทํางานเปนวงจรบวก คาสัญญาณลอจิก “0” ก็จะปรากฎอยทู ขี่ าหนง่ึ ของเอก็ คลูซีฟออรเกต สวนอกี ขาหนง่ึ ของเอ็กคลซู ีฟออรเกต จะเปนคาของตวั บวกตัวอยางเชนเรากําหนดใหคา B1 เปนสัญญาณลอจิก “1” สงผลใหเอาตพุตของเอ็กคลูซีฟออรเกตมีคาเปนสัญญาณลอจิกที่เปน “1” แตหากอยูในโหมดของการลบหรือสัญญาณควบคุมการเลือกมีคาเปนสัญญาณลอจิกเปน “1” คาสัญญาณลอจิกคาน้ี ก็จะมาปรากฏอยูท่ีอินพุตขาหนึ่งของเอ็กคลูซีฟออรเกต ถาเราสมมุติให B1 มีคาสัญญาณลอจิก “0” เสมือนมีการกระทํา OneComplement ของคาตัวลบนั่นเอง ผลการเปรียบเทียบระหวางวงจรกระทําการลบแบบ One Complement ในภาพท่ี 7.15(ข) และ Two Complement ในภาพที่ 7.15 (ค) ปรากฏวา วงจรที่มีการกระทําการลบแบบ OneComplement จะมีการใชอุปกรณลอจิกเกตมากกวาวงจรการลบแบบ Two Complementอยูหนึ่งตัวคือแอนดเกต และเพ่ือหลีกหนีเร่ืองการหนวงเวลาจากแอนดเกต จึงทําใหเปนสาเหตุหลักที่การลบในระบบคอมพิวเตอรโดยทั่วไปจึงตองเปนการลบแบบ Two Complement เราสามารถประยุกตหลักการในหัวขอนี้ ดวยการเพ่ิมประสิทธิภาพในการกระทําการบวกและการลบ โดยการเปล่ยี นวงจรใหเปน วงจรแบบขนาน n บติ ก็ได 7.2.8 วงจรคูณ (Multiplier) หากเรากําหนดใหคาของตัวตั้งของการคูณ (multiplicand = A) มีจํานวน n บิต และคาตัวคุณ (multiplicand = B) มีจํานวน m บิต เราก็จะทราบวา วงจรคูณมีคาอินพุตท้ังหมดเทากับ n+mซึ่งจะมีจํานวนบิตที่เทากับจํานวนบิตของคาผลคูณ (product = P) พิจารณารูปแบบของการคูณและบล็อกไดอะแกรม ของวงจรคูณดังภาพท่ี 7.16 การทําความเขาใจการออกแบบวงจรคูณ เราจะกําหนดใหคาตัวต้ังของการคูณ (A) และคาของตัวคูณ (B) มีจํานวน 2 บิต เทากัน หลักการาออกแบบจะอาศัยรูปแบบของการคูณในภาพท่ี 7.16 ซึ่งตัวแปร A1A0 จะกําหนดใหเปนคาตัวตั้งของการคูณตัวแปร B1B0 จะกําหนดใหเปนคาของตัวคูณ ตัวแปร P00 ,P01, P10, P11 จะกําหนดใหเปนคาผลคูณยอย (P00 = B0 A0, P01 = B0 A1, P10 = B1 A0, P11 = B1 A1) สวนตัวแปร C1 และ C2 จะกําหนดใหเปนตัวทด และ P3 P2 P1 P0 จะกําหนดใหเปนคาผลคูณท่ีสมบูรณจากรูปแบบการคูณในภาพท่ี7.16 (ก) ทําใหเราไดต ารางความจรงิ ของการคูณดังภาพที่ 7.17

177ภาพที่ 7.16 รูปแบบของการคณู และบลอ็ กไดอะแกรมการคูณจากความสัมพันธทีแ่ สดงในรปู แบบการคูณจากภาพท่ี 7.16 ทําใหเ ราได������������00 = ������������0������������0 , ������������01 = ������������0������������1 , ������������10 = ������������1������������0 , ������������11 = ������������1������������1 (7.8)������������1 = ������������01������������10 , ������������2 = ������������1������������11 = ������������01������������10 ������������11 (7.9)������������0 = ������������00, ������������1 = ������������01 ⊕ ������������10, ������������2 = ������������1 + ������������11, ������������3 = ������������2 (7.10) ผลการวิเคราะหการออกแบบวงจรในภาพท่ี 7.18 เปนการออกแบบมาจากตารางความจริงท่ีเราสรางขึ้น เพื่อแสดงการกระทําการคูณกันระหวาง 2 จํานวน จํานวนละ 2 บิต และคงเปนเร่ืองท่ีลําบาก และยุงยากอยางแนนอน หากเราตองการจะออกแบบวงจรการคูณโดยลักษณะแบบนี้เม่ือจํานวนบิตของคาตัวต้ัง และตัวคูณของการคูณมีคามากขึ้น เพราะจะตองสรางตารางความจริงขนาดใหญมาก ถาเรากลับมาพิจารณารูปแบบของการคูณในภาพท่ี 7.16 กันอีกครั้ง และทําการออกแบบวงจรคูณตามข้ันตอนการคูณอยางตรง ๆ โดยการนําวงจรบวกแบบคิดคาตัวทดเขามาชวยแลว จะไดวงจรคูณท่ีสามารถใชงานไดเหมือนกัน ดังแสดงในภาพท่ี 7.19 ซึ่งเปนวงจรคูณรูปแบบโมดูล และถาหากวาเราตองการเพมิ่ จาํ นวนบติ ของคาตัวตง้ั และตวั คูณกย็ ังสามารถทาํ ไดดว ยการตอวงจรเขา ไปเพมิ่

178 ภาพท่ี 7.17 ตารางความจรงิ ของการคูณ 2 จํานวน จาํ นวนละ 2 บติ และ การลดรปู ฟง กช ่นั

179 ภาพท่ี 7.18 วงจรคูณ 2 จาํ นวน จํานวนละ 2 บิตภาพท่ี 7.19 วงจรคณู 2 จาํ นวน จํานวนละ 2 บิต แบบโมดลู โดยอาศัยวงจรบวกแบบคิดคา ตวั ทด

180 4.2.9 วงจรหาร (Divider) หากเรากําหนดใหเปนการหารกันระหวางจํานวน 2 จํานวน โดยจํานวนคาของตัวตั้ง(dividend = A) กําหนดใหมีจาํ นวน n บิต สวนคาของตัวหาร (divisor = B) มีจํานวน m บิต อินพุตของวงจรหาร จะประกอบดวยจํานวนอินพุตเทากับ n+m อินพุต ทางดานเอาตพุตจะเปนไปตามผลของการกระทําการหารของคาท้ังสอง ดังสมการ คือ A÷B = Q และเหลือเศษของการหาร คือ R เม่ือเรากาํ หนดให Q เปน ผลของการกระทาํ การหาร ภาพท่ี 7.20 บลอ็ กไดอะแกรมทั่วไปของการหาร ข้ันแรกของการออกแบบ เราจาํ เปน จะตองสรางตารางความจริง แสดงความสัมพนั ธของการกระทาํ การหารเปนอันดบั แรก ดงั ตารางความจริงในภาพที่ 7.21 ภาพท่ี 7.21 ตารางความจริงแสดงการกระทําการหารของ 2 จํานวน จํานวนละ 2 บติ นําคาที่แสดงในตารางความจริงของการกระทําการหาร มาหาความสัมพันธของ Q1, Q2 R1และ R0 โดยจะไดแผนภาพคารน อหส าํ หรบั ลดรูปสมการและวงจรการหารดงั ภาพที่ 7.22

181 ภาพท่ี 7.22 แผนภาพคารน อหและวงจรหาร 2 จาํ นวน จาํ นวนละ 2 บติ การออกแบบวงจรหารอีกรูปแบบหนึ่ง ซึ่งจะอาศัยการหารแบบ Algorithm Division การออกแบบวงจรหารดวยหลักการ Algorithm Division หรือวงจรหารแบบโมดูลจะประกอบดวย 3ขัน้ ตอน ดังนี้

182 ข้ันตอนที่ 1 จัดวางใหตําแหนงบิต MSB ของคาตัวต้ังและตัวหารอยูในตําแหนงท่ีตรงกันเพื่อดําเนินการลบ หลงั จากการกระทําการลบเสร็จใหท าํ การเลอื่ นบิตในทศิ ทาง MSB ไปยงั LSB 1 บิต ข้ันตอนท่ี 2 นําเศษของการหารไปเปนตัวต้ังของการลบตอไป หากคาตัวยืม (Bo) มีคาเปน“0” ตอนนี้เราจะไดวา R = A โดยกําหนดใหตัวแปร R คือ เศษของการกระทําการหาร และ ตัวแปรD คือ คาผลลบ เมอ่ื ตวั แปร A เปน ตัวต้งั ดงั น้นั ความสัมพันธของตัวแปร R เปนดังภาพที่ 7.23 ขัน้ ตอนท่ี 3 ทาํ การคอมพลเี มนตคาตวั ยมื (Bo) ใหเ ปนตรงขา ม เพอื่ เปนคาของผลการหาร ภาพท่ี 7.23 การหาความสมั พันธของเศษการหาร ประโยชนของวงจรหารประเภทน้ี จะมีความสะดวกในการเพ่ิมคาในการหารของตัวตั้ง (A)และตวั หาร (B) โดยไมจาํ เปนทีเ่ ราจะตองไปเขียนตารางความจรงิ ขึ้นมาใหม ภาพที่ 7.24 วงจรหาร 2 จํานวนโดยวธิ กี ารกระทาํ การหารแบบ Algorithm Division

1837.3 วงจรเปรียบเทยี บ (Comparator) การเปรียบเทียบสามารถเกิดขันได ต้ังแต 2 จํานวนหรือมากกวา การเปรียบเทียบจะทําใหเราสามารถรูไดวา จํานวนใดมากกวา นอยกวา หรือเทากัน ในภาพที่ 7.25 แสดงถึงตารางและวงจรการเปรียบเทียบระหวางจํานวน 2 จาํ นวน คือ A และ B โดยมฟี ง กช ันการเปรยี บเทยี บ คือ A มากกวาB (A>B), A นอยกวา B (A<B) และ A เทากบั B (A=B) ภาพท่ี 7.25 ตารางความจริงเปรียบเทยี บระหวา งจํานวน 2 จาํ นวน ผลท่ีไดจากการลดรูปฟงกชันดวยแผนภาพคารนอห เราสามารถสรางวงจรลอจิกแสดงความสัมพนั ธข อง A>B, A<B และ A = B ดังภาพท่ี 7.26

184 ภาพที่ 7.26 วงจรลอจกิ เปรียบเทยี บระหวางจํานวน 2 จาํ นวน7.4 วงจรถอดรหัส (Decoder) วงจรถอดรหัส เปนวงจรเชิงผสมอีกวงจรหนึ่งที่มีอินพุต n อินพุต และเอาตพุต 2 เอาตพุตวงจรถอดรหัส มีความสําคัญมากสําหรับการนําไปประยุกตใชงาน และสามารถนําไปใชงานท่ีหลากหลาย หลักการทํางานของวงจรถอดรหัส คือ การคัดเลือกใหเอาตพุตสามารถทํางานไดเพียงเอาตพุตเดียว เมื่อเราไดปอนสัญญาณเขาทางอินพุตใหกับวงจรถอดรหัส โดยทั่วไปแลว ตัววงจรถอดรหัสจะถูกกําหนดใหมีการทํางานที่คาระดับสัญญาณเปน “HIGH” (+5V) หรือระดับสัญญาณลอจิก “1” สวนทางเอาตพ ุตจะถูกกําหนดใหม กี ารทํางานที่คา ระดบั สัญญาณเปน “LOW” (0 V) หรือระดับสัญญาณลอจิก “0” นอกเหนือจากขาสัญญาณอินพุตและเอาตพุต ตัววงจรถอดรหัสยังจะประกอบดวยขาของสัญญาณอีก 3 ขา คือ G1, G2A และ G2B สัญญาณทั้ง 3 เปนสัญญาณที่ใชควบคุมการทํางานของตัววงจรถอดรหัสเราสามารถพบเห็นสัญญาณเหลาน้ีไดจากวงจรหมายเลข74LS138 สําหรับวงจรรวมหมายเลขน้ี จะมีขาสัญญาณอินพุต 3 ขา และขาสัญญาณทางเอาตพุต 8ขา พจิ ารณาตารางที่ 7.2 ซึง่ เปนตารางความจรงิ การทํางานของวงจรถอดรหสั ที่มีอนิ พุต 3 อนิ พตุ เราสามารถหาความสัมพันธทางเอาตพุต ท่ีแปรผันอยูกับคาระดับสัญญาณลอจิกทางอินพุต โดยไมจําเปน ตองใชแ ผนภาพคารนอห

185 เมอ่ื A มคี า ทางอินพุตเปน “000” สงผลใหเอาตพ ุต Y สามารถพจิ ารณาผลทางเอาตพุตเดียวเทาน้ัน กลาวคือ เอาตพุต Y จะมีคาระดับสัญญาณลอจิกเปน “1” สวนเอาตพุตอ่ืน จะใหคาระดับสัญญาณลอจิกเปน “0” เราสามารถหาคาระดับสัญญาณลอจิกเปน “1” สวนเอาตพุตอ่ืน จะใหคาระดับสญั ญาณลอจกิ เปน “0” เราสามารถหาคา ความสัมพันธไดวา Y0 = (A2A1A0) EN โดยที่ EN เปนสญั ญาณควบคมุ การทาํ งานของวงจรถอดรหสัตารางท่ี 7.2 แสดงการทาํ งานของวงจรถอดรหัส 3 อินพุต EN A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0xxx00000000 100000000001 100100000010 101000000100 101100001000 110000010000 110100100000 111001000000 111110000000 ภาพที่ 7.27 วงจรถอดรหสั 3 อนิ พตุ

186 ความจําเปนตอการเลือกใชวงจรเพื่อติดตอสงสัญญาณขอมูลระหวางสว นตาง ๆ ภายในวงจรดิจิทัลตลอดจนภายในระบบคอมพิวเตอร บางครั้งการติดตอระหวางสวนตางๆ ภายในวงจรดิจิทัลมีจํานวนอินพุตมากกวา 4 อินพุต และเอาตพุตมากกวา 16 เอาตพุต แตเรามีวงจรรวมที่เปนวงจรถอดรหัส ท่ีมีคาอินพุต/เอาตพุตสูงสุด เพราะฉะนั้นจึงเปนเหตุที่นาสนใจท่ีเราจะตองศึกษาลักษณะการนําเอาวงจรรวมทเ่ี ปนวงจรถอดรหัสมาตอ ใชง าน ภาพที่ 7.28 การประยุกตใช Decoder 4 อนิ พตุ จํานวน 4 ตวั /256 เอาตพุต

187 วงจรในภาพท่ี 7.28 เปนการนําเอาวงจรถอดรหัส ขนาด 4 อินพตุ /16 เอาตพ ตุ จาํ นวน 5 ตัวตอเขาดวยกันตามลักษณะดังภาพ โดยวงจรนี้สามารถใชไดกับสัญญาณอินพุต 8 สัญญาณ และสามารถสรางเอาตพุตเพ่ือใชในการติดตอได 256 (28) ตําแหนงดวยกัน วงจรถอดรหัสตัวที่ 2, 3, 4และ 5 จะถูกควบคุมการทํางานโดยวงจรถอดรหัสตัวท่ี 1 ผานทางขา Enable ของวงจรถอดรหัสทั้ง4 เอาตพุต Y0ของวงจรถอดรหัสตัวท่ี 1 จะตอไปที่ Enable ของวงจรถอดรหัสตัวที่ 2 เพ่ือเปนการกําหนดใหเ อาตพ ุตของวงจรถอดรหสั ตวั ท่ี 2 อา งองิ ตาํ แหนง ตงั้ แต 0-15 (0000-1111) โดยท่ีคา อินพุตของ ABCD = 0000 สามารถเขยี นใหเ ต็มรปู ไดวาตําแหนง แรก ตาํ แหนง สดุ ทา ยABCD EFGH >>> ABCD EFGH0000 0000 >>> 0000 1111ถาหาก ABCD มีคาเปน 0001 น่นั ก็หมายความวา Decoder ตัวที่ 3 จะทาํ งาน และจะเปนการอา งอิงตําแหนง จาก 16-31 จะไดวาตาํ แหนง แรก ตาํ แหนงสุดทา ยABCD EFGH >>> ABCD EFGH0001 0000 >>> 0001 1111ถาหาก ABCD มคี า เปน 0111 น่นั ก็หมายความวา Decoder ตัวท่ี 4 จะทาํ งาน และจะเปน การอา งอิงตําแหนงจาก 112-127ตาํ แหนง แรก ตาํ แหนงสดุ ทายABCD EFGH >>> ABCD EFGH0111 0000 >>> 0111 1111ถา หาก ABCD มีคาเปน 1111 นั่นก็หมายความวา Decoder ตวั ที่ 5 จะทํางาน และจะเปน การอา งอิงตําแหนงจาก 242-257ตําแหนงแรก ตาํ แหนง สุดทา ยABCD EFGH >>> ABCD EFGH1111 0000 >>> 1111 1111

1887.5 วงจรเขารหสั (Encoder) วงจรเขารหสั เปน วงจรที่รับขอ มูลทางอินพุตแลว แปลงเปน เลขฐานสอง อินพตุ ทรี่ ับเขา มา เชนแปนคียบอรด เมื่อเรากดแปน คยี บอรดเลขใดเลขหนึ่ง จะไดคาอินพุตเขามาในวงจรเขา รหัส วงจรนีจ้ ะเปล่ียนอินพุตที่เขามาเปนคาเลขฐานสอง เชน กดแปนคียเลข 5 จะไดคาเอาตพุตเปน 01012 ซึ่งมีคาเทากบั 5 ของเลขฐานสิบ แสดงดงั ภาพที่ 7.29 ภาพที่ 7.29 การทาํ งานของวงจรเขารหสัปรบั ปรงุ จาก : http://www.arip.co.th/news.php?id=410556 โดยความหมายของวงจรเขารหัส จะมีหนาท่ีการทํางานที่ตรงขามกับวงจรถอดรหัส วงจรเขารหัสจะสรางรูปแบบระดับสัญญาณลอจิกออกทางเอาตพุต เมื่อทางอินพุตของวงจรเขารหัสไดรับสัญญาณ วงจรรวมที่เปนวงจรเขารหัสท่ีมีขายตามทองตลาดจะมีอินพุตทํางานที่ระดับสัญญาณลอจิก“0” สวนทางเอาตพุตจะมีการทํางานท่ีระดับสัญญาณลอจิกเปน “1” โดยหลักการทํางานของวงจรเขารหัสจะสราง Priority ออกมาทางเอาตพุตตามคาสัญญาณที่ปอนเขามาทางอินพุต ดังแสดงในตารางที่ 7.3ตารางท่ี 7.3 การทํางานของวงจรเขา รหสั ตาม Priority Input Output I0 GS Y1 Y2 EOลกั ษณะของ Priority EI I2 I1 x0000 x1110 0xx x1100 11010I2 (สูงสุด) จะ Encoder เปน “11” 1 1 x 00001I1 (กลาง) จะ Encoder เปน “10” 1 0 1I0 (ตาํ่ สุด) จะ Encoder เปน “01” 1 0 0สภาวะทีไ่ มทํางานจะ Encoder เปน “00” 1 0 0

189 ภาพที่ 7.30 บลอ็ กไดอะแกรมของ Priority Encoderจากบล็อกไดอะแกรมของ Priority Encoder สามารถเขียนความสมั พันธระหวางอินพุตและเอาตพ ตุ ไดดังสมการ n ≤ 2m (7.11)จากสมการจะแสดงใหเห็นวา Priority Encoder แตละตัวนั้น จํานวนอินพุตจะตองมากกวาจํานวนเอาตพุตเสมอ และคงเปนเรื่องยากสําหรับการทําความเขาใจตัว Priority Encoder ที่จํานวนอินพตุ มากกวา เอาตพตุ แตเ ทคโนโลยีผลิตวงจรรวมในปจ จุบนั สามารถทาํ ไดแลวอาจเกิดความสงสัยวา ในเม่ือวงจรถอดรหัสมีการทํางานที่ตรงขามกับวงจรเขารหัส ทําไมถึงไมไปนําเอาวงจรถอดรหัสมาใชงานแทนวงจรเขารหัส โดยกําหนดใหเอาตพุตของวงจรเขารหัสทําหนาท่ีเปนอินพุตของวงจรถอดรหัส และอินพุตของวงจรเขารหัสทําหนาท่ีเปนเอาตพุตของวงจรถอดรหัส การที่เราไมสามารถทําเชนนี้ไดเพราะโดยโครงสรางภายในของวงจรรวมเหลานี้จะประกอบดว ยทรานซิสเตอรแบบไบโพลาร ซงึ่ อุปกรณประเภทนี้ไมสามารถทํางานแบบยอ นกลบั ไดภาพที่ 7.31 การใชแผนภาพคารนอหเพ่อื ออกแบบ Priority Encoder 3 อินพตุ /2 เอาตพ ุต

190 ตัวอยางการออกแบบ Priority Encoder เราจะอาศัยตารางความจริงของการทํางานในภาพท่ี 7.30 เพอื่ นํามาเติมคา ในแผนภาพคารนอหใ นภาพที่ 7.31 ในตารางความจริงดงั ภาพที่ 7.30 จะเห็นวา Priority Encoder มจี าํ นวนอนิ พตุ 4 อินพุต คอืI2, I1, I0 และสัญญาณควบคุมคือ Ein ในสภาวสะที่ EI = 0 ไมวา สภาวะระดบั สญั ญาณลอจกิ ของ I2, I1,I0 จะเปนเชนไร คาที่ปรากฏออกทางเอาตพุตจะมีคาเปน “0” (GS, Y0, Y1, EO) สภาวะตอมา เม่ือคาEI = 1 และ I2 = 1 โดยไมสนใจวาคาของ I1 และ I0 จะมีคาเปนอะไร ผลท่ีไดทางเอาตพุตจะเปนY1 = 1, Y0 = 1 และสัญญาณควบคุม GS = 1, EO = 0 เพราะเราไดกําหนดให I เปนการเขารหัสคา“11” (Y1Y0) ในตารางความจรงิ ไดกาํ หนดให I2 ทาํ หนา ท่ี Encoder คา “10” (Y1Y0) ซ่ึงเปนสภาวะที่I2 = 0, I1 = 1 เราจะไมสนใจเลยวา I0 จะมีคา เปนอะไร คา Y1Y0 จะมคี าเปน “01” ภาพที่ 7.32 วงจร Priority Encoder 3 อินพุต/2 เอาตพ ุต เรานําเอาผลท่ีแสดงการทํางานจากตารางความจริงใสคาลงในแผนภาพคารนอห เพ่ือทําการลดรูปฟงกชันหาความสัมพันธทางเอาตพุตของ GS, Y1, Y0 และ EO โดยอาศัยตารางความจริงในตารางท่ี 7.4 นาํ ผลลพั ธแ สดงความสัมพนั ธของเอาตพ ตุ 4 มาสรางวงจรไดด งั ภาพที่ 7.32 จากภาพที่ 7.33 แสดงใหเห็นถงึ การนําเอา Priority Encoder 3 อินพตุ / 2 เอาตพุต จาํ นวน2 ตัว มาตอใชงานรวมกัน เพื่อเพ่ิมจํานวนอินพุตและเอาตพุตใหมากขึ้น เรียกวา Priority EncoderModular

191ตารางท่ี 7.4 ตารางความจริงแสดงความสัมพันธของ Priority Encoder 3 อินพุต/2 เอาตพุต ท่ีตอรว มกัน 2 วงจร EI I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 EO 0xxxxxx0000 11xxxxx1110 101xxxx1100 1001xxx1010 10001xx0100 100001x0110 10000010000 10000000011 ภาพที่ 7.33 กาตอรว มวงจร Priority Encoder 3 อินพุต/2 เอาตพุต7.6 วงจรวงจรรวมสง สญั ญาณ (Multiplexer and De-multiplexer) Multiplexer (MUX) มีการนําไปใชงานกันมากในระบบดิจิตอล โดยหนาที่ของ MUX จะทํางานในลักษณะเลือกเสนทางของสัญญาณอินพุต บางครั้งเราเรียก MUX วา Data Selector ตัวMUX จะมีอินพุตหลายอินพุตดวยกัน แตจะมีเอาตพุตเพียงเอาตพุตเดียว นอกเหนือจากขาสัญญาณอินพุตและเอาตพุต ตัว MUX จะไมสามารถทํางานไดเลย หากขาดซ่ึงสัญญาณควบคุม โดยสัญญาณ

192ควบคุมจะใชสําหรบั การเลือกสญั ญาณอินพุตใหออกทางเอาตพุตของตัว MUX หากมีสัญญาณควบคุมจํานวน n สัญญาณ MUX สามารถทําการเลือกสัญญาณท่ีปรากฏทางดานอินพุตได 2n อินพุต และความสัมพนั ธเหลา น้ี จะถูกกําหนดอยูใ นตวั ของ MUX ดังบล็อกไดอะแกรมแสดงใหเหน็ ดังภาพที่ 7.34 ภาพท่ี 7.34 บลอ็ กไดอะแกรมของ Multiplexer เราสามารถทําการออกแบบ MUX ไดอยา งไมซับซอน โดยการนาํ ความรูในการลดรูปฟงกชันมาใชดังแสดงในภาพที่ 7.35 แสดงใหเห็นตารางความจริงการทํางานของ MUX ที่มีสัญญาณควบคุม(S1, S0) จํานวน 2 สัญญาณ การกําหนดคาใหกับสัญญาณควบคุม S1S0 มีคาเปน “00” อินพุต I0 จะถูกเลอื กใหอ อกทางเอาตพุต Y เปน ตน ภาพที่ 7.35 การออกแบบวงจร Multiplexer สญั ญาณ ควบคุม 2 สัญญาณ

193 ภาพท่ี 7.35 (ตอ) การออกแบบวงจร Multiplexer สัญญาณ ควบคมุ 2 สญั ญาณ De-multiplexer (DMUX) มีหนาท่ีการทํางานที่ตรงกันขามกับ MUX แตหลักการทํางานของท้ังสอง ยังคงอาศัยพ้ืนฐานการทํางานเดียวกันอยู DMUX จะมีอินพุตเพียงอินพุตเดียว สวนเอาตพ ตุ จะขึน้ อยูกับจํานวนของสัญญาณควบคุม ถาหากสัญญาณควบคุมมี n สญั ญาณ ตัว DMUX นี้ก็จะมีเอาตพุตเปนจํานวน 2n เอาตพุต อยางไรก็ดีตัว DMUX จะไมมีการผลิตออกมาในรูปของวงจรรวมโดยตรง วงจร DMUX มีไวสําหรับการศึกษาเพื่อเรียนรูเทานั้น เพราะหลักการทํางานของวงจรDMUX ไมมีความแตกตางจากวงจรถอดรหัส ซ่ึงในการออกแบบวงจรดิจิทัล เราจะใหวงจรถอดรหัสแทน DMUX พิจารณาบล็อกไดอะแกรมของ DMUX 16 อินพุต / 1 เอาตพุต โดยการใช DMUX 4อนิ พุต / 1 เอาตพ ตุ ดงั แสดงในภาพที่ 7.36 ภาพท่ี 7.36 การสรางวงจร DMUX 16 อินพตุ /1 เอาตพุต โดยการใช DMUX 4 อินพุต/1 เอาตพ ุต

194 การสงสัญญาณขอมูลจากตําแหนงหนึ่งไปยังอีกตําแหนงหน่ึงในระบบดิจิตอล เปนเร่ืองท่ีมีความสําคัญเปนอยางยิ่งตอการพิจารณาการออกแบบ ใหมีเสนทางการสงสัญญาณนอยที่สุด ซึ่งจะสงผลใหเราประหยัดท้ังตนทุน และขนาดของวงจรดิจิตอลของเราจะมีขนาดท่ีเล็กดวย การสงโดยตังMUX และรับโดยตัว DMUX จะมีสัญญาณควบคุมการทํางานของทั้งสองตัว เพ่ือใหการสงและรับไมเกิดความผิดพลาดข้ึนมา เราเรียกสัญญาณควบคุมตัวนี้วา Time Multiplexing พิจารณาบล็อกไดอะแกรมของการใชง าน MUX และ DMUX ดงั ภาพที่ 7.37 จากภาพที่ 7.37 (ก) เปนบล็อกไดอะแกรมแสดงการรับ – สงสัญญาณขอมูลระหวาง MUXกับ DMUX เราสามารถนาํ เอาวงจรถอดรหัสมาใชง านแทน DMUX โดยการปอนสัญญาณอินพุตเขาท่ีขา EN สําหรับอินพุตของวงจรถอดรหสั โดยใหป อนสัญญาณควบคุมเขาไป เพ่ือเลือกใหสัญญาณทีเ่ ขามาทางดา นอนิ พุต EN ไปปรากฏทางเอาตพุตท่ตี องการ ภาพท่ี 7.37 บลอ็ กไดอะแกรมการรับ-สง สญั ญาณขอ มูล

195ตวั อยา งที่ 7.1 ใหเราพิจารณาตารางความจริงในรูปท่ี 7.38 ในกรณีท่ีเรามีวงจรรวม Multiplexer ชนิด 8to 1 วิธีการคือเราจะนําสัญญาณ A B C ตอเขาท่ี S2, S1, S0 ตามลําดับ เพื่อทําหนาที่เลือกสัญญาณอินพุต โดยเราจะกําหนดให D เปนสญั ญาณทางอินพตุ ทีป่ อนเขา สตู ัว Multiplexer ภาพที่ 7.38 ตารางการทาํ งานของตัวอยา งท่ี 7.1 ใชก ับตวั MUX ขนาด 8 to 1 จากความสัมพันธในตารางความจริง และแผนภาพคารนอห สามารถแบงมินเทอมออกได 8กลุมดวยกัน ดังแสดงในภาพท่ี 7.39 ตัวอยางเชน (ABC) (D) นําไปปอนใหกับ (S2S1S0) กลาวคือสัญญาณอินพุต D จะถูกปอนเขาที่อินพุต I2 ของ Multiplexer จากผลของการใชแผนภาพคารนอหทาํ ใหเ ราสามารถทําการตอวงจร Multiplexer ไดด ังภาพที่ 7.40

196 ภาพที่ 7.39 การทํา Multiplexing ในตัวอยา งท่ี 7.1 โดยใชกับตวั MUX ขนาด 8 to 1 ภาพที่ 7.40 วงจรการตออนิ พุตของ MUX ขนาด 8 to 1 ของตัวอยา งท่ี 7.1 จากตัวอยางท่ี 7.1 ผลทางดานเอาตพุต Y ของการลดรูปฟงกชันแสดงไดในภาพที่ 7.40เพราะฉะน้นั ในการทํา Multiplexing เราสามารถแยกพจิ ารณาได 2 กรณี คือ กรณีท่ี 1 ตัวแปรของฟงกชันที่เราตองการทํา Multiplexing มีจํานวนนอยกวาหรือเทากับจาํ นวนอนิ พุตของ Multiplexer ใหเ ราพิจารณาตวั อยา งที่ 4.2 ในขอ 1

197 กรณีที่ 2 ตัวแปรของฟงกชันที่เราตองการทํา Multiplexing มีจํานวนมากกวาจํานวนอินพุตของ Multiplexer เราจะอาศยั การลดรูปฟงกช ันโดย สามารถสรางขั้นตอนอยางงา ยได 2 ข้นั ตอนคอื ขั้นตอนท่ี 1 ใสคาฟงกชันท่ีตองการทํา Multiplexing ลงในแผนภาพคารนอหใน ลกั ษณะการลดรปู ฟงกช ันหลายเอาตพ ุต ข้ันตอนที่ 2 นําผลที่ไดจากตาราง K-map มาตอเขากับอินพุตของ Multiplexer โดยกําหนดใหคาสัญญาณหรือตัวแปรท่ีเปนคากํากับตําแหนงตอเขากับ Select Mode เพื่อ ทําหนาทใี่ นการเลือกสัญญาณอินพตุตัวอยางที่ 7.2 เราจะดําเนินการ Multiplexing ฟง กชันตอไปนี้1) ������������1(������������, ������������) = ������������̅������������ + ������������������������� + ������������������������2) ������������2(������������, ������������, ������������) = ������������������������������������̅ + ������������������������������������� + ������������̅������������3) ������������3(������������, ������������, ������������, ������������) = �������������������������������������̅������������ + ������������������������������������̅������������ + �������������������������������������������������� + ������������̅������������������������̅������������� + �������������������������������������̅�������������4) ������������4(������������, ������������, ������������, ������������, ������������) = ������������������������������������� + �������������������������������������̅������������ + ������������̅������������������������������������� + ������������̅�������������������������̅������������ + ������������̅������������������������̅5) ������������5(������������, ������������, ������������, ������������, ������������) = �������������������������������������������������������������� + ������������������������������������̅�������������������������� + ��������������������������������������������������������������� + ������������̅�������������������������̅������������������������ + ������������̅������������������������̅�������������������������� + ������������̅������������������������̅������������������������� + ������������������������������������������������������������วธิ ีทํา 1) ������������1(������������, ������������) = ������������̅������������ + ������������������������� + ������������������������สามารถใชแ ผนภาพคารนอหเ พอื่ ลดรปู สมการและสรางวงจรไดด งั ภาพท่ี 7.41 ภาพที่ 7.41 วิธีการสรา งวงจร MUX 4 to 1 ของฟงกช ัน ������������1(������������, ������������) = ������������̅������������ + ������������������������� + ������������������������ 2) ������������2(������������, ������������, ������������) = ������������������������������������̅ + ������������������������������������� + ������������̅������������สามารถใชแผนภาพคารนอหเพอ่ื ลดรปู สมการและสรางวงจรไดดงั ภาพท่ี 7.42

198 ภาพท่ี 7.42 วธิ ีการสรา งวงจร MUX 4 to 1 ของฟงกชนั ������������2(������������, ������������, ������������) = ������������������������������������̅ + ������������������������������������� + ������������̅������������ 3) ������������3(������������, ������������, ������������, ������������) = �������������������������������������̅������������ + ������������������������������������̅������������ + �������������������������������������������������� + ������������̅������������������������̅������������� + �������������������������������������̅�������������สามารถใชแผนภาพคารน อหเพอ่ื ลดรูปสมการและสรางวงจรไดด ังภาพท่ี 7.43 ภาพท่ี 7.43 วธิ กี ารสรางวงจร MUX 4 to 1 ของฟงกช ัน ������������3(������������, ������������, ������������, ������������) = �������������������������������������̅������������ + ������������������������������������̅������������ + �������������������������������������������������� + ������������̅������������������������̅������������� + �������������������������������������̅������������� 4) ������������4(������������, ������������, ������������, ������������, ������������) = ������������������������������������� + �������������������������������������̅������������ + ������������̅������������������������������������� + ������������̅�������������������������̅������������ + ������������̅������������������������̅สามารถใชแ ผนภาพคารน อหเพอ่ื ลดรูปสมการและสรา งวงจรไดดังภาพที่ 7.44

199 ภาพท่ี 7.44 วธิ กี ารสรางวงจร MUX 4 to 1 ของฟง กช ัน ������������4(������������, ������������, ������������, ������������, ������������) = ������������������������������������� + �������������������������������������̅������������ + ������������̅������������������������������������� + ������������̅�������������������������̅������������ + ������������̅������������������������̅5) ������������5(������������, ������������, ������������, ������������, ������������) = �������������������������������������������������������������� + ������������������������������������̅�������������������������� + ��������������������������������������������������������������� + ������������̅�������������������������̅������������������������ + ������������̅������������������������̅�������������������������� + ������������̅������������������������̅������������������������� + ������������������������������������������������������������สามารถใชแ ผนภาพคารนอหเ พ่อื ลดรูปสมการและสรา งวงจรไดด ังภาพที่ 7.45 ภาพท่ี 7.45 วธิ กี ารสรางวงจร MUX 4 to 1 ของฟง กชัน F5

200สรุป เนื้อหาในบทน้ีกลาวถึงวงจรเชิงผสมพื้นฐานท่ีสําคัญ ซึ่งใชในการสรางวงจรดิจิทัลท่ีมีความซับซอนยิ่งขึ้นไป วงจรเชิงผสมมาตรฐานเหลาน้ี เชน วงจรถอดรหัส วงจรเขารหัส และวงจรรวมสงสญั ญาณ เปน ตน โดยวงจรถอดรหัสใชอานขอมูลอินพตุ และกระตนุ ใหห น่ึงในคาเอาตพุตมีคาเทา กับ 1ในสว นของวงจรเขารหสั จะทํางานตรงกันขา มกบั วงจรถอดรหสั โดยรับสญั ญาณอนิ พุตที่เปน คา 1 และใหเ อาตพุตท่มี ีรหัสตรงกับอินพุต สวนวงจรรวมสง สัญญาณนั้นจะทาํ การเลือกหน่ึงในขอมูลอินพุตและสง ผานไปยงั เอาตพ ตุ ทั้งยงั สามารถนาํ ไปประยุกตใ ชสรางฟงกชนั บูลลนี ใด ฯ กไ็ ด นอกจากนี้เรายงั ไดทําการออกแบบวงจรท่ีดําเนนิ การทางคณติ ศาสตรทส่ี าํ คญั เชน วงจรบวกวงจรลบ วงจรคูณ โดยไดอธิบายการออกแบบวงจรไวอยางละเอียด ซ่ึงเปนพ้ืนฐานสําคัญในการนาํ ไปประยุกตใชงานในทางอิเล็กทรอนิกสคอมพิวเตอร ไมวาจะเปนสวนของการคํานวณหรือสวนของการเปลี่ยนแปลงคาสญั ญาณในแบบคณิตศาสตร

201แบบฝก หดั ทายบท7.1 วงจรเชงิ ผสมหน่งึ มี 3 อินพุต A, B และ C และมี 1 เอาตพ ตุ F จงเขยี นตารางความจรงิ ของวงจรลอจกิ เชิงผสมจากภาพตอไปนี้7.2 จงสรา งวงจรเชิงผสมตอ ไปนีโ้ ดยวงจรถอดรหัสและออรเ กต ������������(������������, ������������, ������������) = ∑ ������������ (0,2,4,5,7)7.3 จงสรางวงจรเชิงผสมของ ������������(������������, ������������, ������������) = ∑ ������������ (0,3,4,5,7) โดยใชวงจรรวมสงสัญญาณ(multiplexer) แบบ 8 อนิ พตุ7.4 จงแสดงวธิ กี ารสรางวงจรเปรียบเทยี บของจํานวนฐานสอง ขนาด 3 บติ 2 จาํ นวน7.5 จงแสดงการสรางวงจรบวกแบบคิดคาตัวทดโดยใชวงจรบวกแบบไมคิดคาตัวทด พรอมท้ังพิสูจนวา วงจรท่ีไดทาํ งานถกู ตองโดยใชต ารางความจริง7.6 จงออกแบบวงจรคูณจํานวนฐานสองของตัวต้ังขนาด 2 บิตและตัวคูณขนาด 2 บิต โดยใชวงจรบวกแบบไมคิดคา ตวั ทด 2 วงจรและใชจ าํ นวนแอนดเ กตใหนอยที่สุด7.7 ถาตองการออกแบบวงจรท่ีสามารถเขารหสั การกดปุม 10 ปุม ท่ีแตกตางกัน ไปเปนรหัสในระบบจํานวนฐานสอง จะตองออกแบบวงจรอยางไรจงอธิบาย

202 เอกสารอา งอิงพรชยั จติ ตพ านชิ ย. (2543). การออกแบบวงจรดิจิตอล. กรงุ เทพมหานคร: สํานกั พิมพมหาวิทยาลัยรามคําแหง.พนั ธศ ักดิ์ พุฒิมานิตพงศและคณะ. (2546). ดิจติ อลเบ้ืองตน (ดจิ ิตอลและไมโครโพรเซสเซอร). กรุงเทพมหานคร: ศนู ยสง เสริมอาชีวะ.มงคล ทองสงคราม. (2540). ดิจิตอลเบอ้ื งตน. กรุงเทพมหานคร: หางหุน สวนจํากดั วิเจพริ้นต้งิ .สมศักด์ิ มิตะถา. (2543). การออกแบบวงจรดิจิตอลและวงจรตรรก. กรุงเทพมหานคร: ภาควชิ าวิศวกรรมคอมพิวเตอร คณะวิศวกรรมศาสตร สถาบันเทคโนโลยพี ระจอมเกลาเจาคณุ ทหารลาดกระบัง.Charles H. Roth. (2003). Fundamentals of Logic Design,. 5th Ed. St. Paul: Brooks/Cole Publishing.M. Moris Mano, and Michael D. Ciletti. (2007). Digital Design. Upper Saddle River: Prentice Hall.

แผนการสอนประจาํ สปั ดาหท่ี 13 และ 14หัวขอเรอื่ ง บทที่ 8 วงจรเชิงลาํ ดบัเนื้อหา/รายละเอยี ด 8.1 รูปแบบของวงจรเชิงลาํ ดบั 8.2 ประเภทของวงจรเชิงลําดบั 8.3 ลักษณะของสัญญาณอินพตุ 8.4 ตารางสภาวะและแผนภาพสภาวะ 8.5 ฟลปิ ฟลอปจาํ นวนชั่วโมงทีส่ อน 6 ชว่ั โมงวัตถปุ ระสงคเชิงพฤติกรรม เมื่อศึกษาจบบทเรยี น ผูเรียนมคี วามรคู วามเขา ใจในเน้อื หาและสามารถทาํ ส่งิ ตอไปน้ีได 1. สามารถอธิบายความหมายและลกั ษณะของวงจรเชงิ ลาํ ดบั ได 2. สามารถแจกแจงความแตกตางระหวางวงจรเชิงผสมและวงจรเชิงลาํ ดบั ได 3. สามารถอธบิ ายลักษณะสําคญั ตาง ๆ ของสัญญาณอินพุตได 4. สามารถอธบิ ายคุณลักษณะของวงจรฟลปิ ฟลอปแบบตาง ๆ ได 5. สามารถเขยี นตารางสภาวะและแผนภาพสภาวะได 6. สามารถใชแ ผนภาพสภาวะและตารางสภาวะในการอธิบายวงจรเชิงลาํ ดับไดวิธีสอนและกจิ กรรมการเรยี นการสอน 1. ผูสอนตัง้ คาํ ถามเพื่อดงึ ดูดความสนใจของผเู รียน และกระตนุ ผูเ รียนใหเ กดิ ความพรอมในการเรียนรเู นอ้ื หาทีเ่ รยี น 2. ผูสอนเนนใหผูเรียนจดบันทึกหรือถายภาพเน้ือหาที่สอนจากสื่ออิเล็กทรอนิกสแลวสรุปเนอื้ หาเปนสว นตวั ไมแ นะนําใหค ัดลอกกนั เพื่อสงเสริมจริยธรรม และฝกความรบั ผิดชอบในตนเอง 3. ผูสอนมอบหมายใหผูเรียนคนใดคนหน่ึงเปนตัวแทนในการรวบรวมงานที่มอบหมายจากเพอ่ื นรวมชน้ั เรียน เพื่อฝกความเปน ผูนําและความมจี ติ สาธารณะ 4. ผสู อนใหผ ูเ รยี นแบงกลุมเพื่อเตรียมทํากจิ กรรมแบบกลุม โดยตองเปนกลุมที่ไมซ าํ้ กับสัปดาหท่ผี า นมา สําหรับการระดมสมองแกโ จทยปญหา

204 5. ผูสอนบรรยายเน้ือหาเก่ียวกับรูปแบบของวงจรเชิงลําดับ ประเภทของวงจรเชิงลําดับลักษณะของสัญญาณอินพุต คุณลักษณะและการใชงานตารางสภาวะและแผนภาพสภาวะคณุ ลักษณะและหลกั การทํางานของฟลปิ ฟลอปแบบตาง ๆ 6. ผสู อนใชการยกตัวอยางโจทยปญ หาและการระดมสมองของผูเ รียนเพื่อแกโจทยป ญ หา 7. ผูสอนใหโจทยปญหาท่ีเก่ียวของกับบทเรียนเพิ่มเติม เพ่ือใหผูเรียนไปคนควา และสืบเสาะหาความรูเพมิ่ เตมิ เพอื่ แกโ จทยป ญหาเสรมิ จากผสู อน 8. ผูสอนสรุปเนื้อหาสาระสําคัญประจําบทเรียนและมอบหมายงานประจําสัปดาห โดยกําหนดสง งานในสปั ดาหถัดไปสอื่ การสอน 1. แนวการสอนรายวิชาดิจทิ ัลอเิ ล็กทรอนิกส 2. เอกสารประกอบการสอนรายวชิ าดิจทิ ัลอิเลก็ ทรอนิกส 3. ส่อื อิเลก็ ทรอนิกส 4. โจทยปญ หาหรอื ตวั อยา งสถานการณจําลองแผนการประเมนิ ผลการเรยี นรู 1. ผลการเรยี นรู 1.1 ดานคณุ ธรรม จริยธรรม 1.1.1 มจี ติ สํานึก ตระหนักในการปฏบิ ตั ิตามจรรยาบรรณทางวิชาการและวิชาชีพ 1.1.2 มีจติ สาธารณะ 1.2 ดานความรู 1.2.1 ผูเรยี นมคี วามรูใ นหลักการและทฤษฏี ทางดานคอมพิวเตอรอ ิเลก็ ทรอนิกส 1.2.2 มีความรูพ้ืนฐานทางวิทยาศาสตรและคณิตศาสตร และสามารถนํามาบูรณาการในดา นคอมพิวเตอรอิเลก็ ทรอนิกสได 1.3 ดานทกั ษะทางปญ ญา 1.3.1 ผูเรียนมีความสามารถในการคิดวิเคราะหอยางเปนระบบ และมีเหตุมีผลตามหลกั การทางวทิ ยาศาสตร 1.3.2 ผูเรียนสามารถนําความรูทางดานคอมพิวเตอรอิเล็กทรอนิกสไปประยุกตกับสถานการณต าง ๆ ไดอ ยางถกู ตอ งเหมาะสม

205 1.4 ดานทกั ษะความสัมพนั ธร ะหวางบคุ คลและความรบั ผิดชอบ 1.4.1 ผเู รยี นมคี วามรับผิดชอบตอสังคมและองคกร 1.5 ทักษะในการวเิ คราะหเชิงตัวเลข การสื่อสารและการใชเทคโนโลยสี ารสนเทศ 1.5.1 ผูเรียนสามารถประยุกตความรูทางคณิตศาสตรและสถิติ เพ่ือการวิเคราะหประมวลผล การแกป ญ หา และนาํ เสนอขอ มูลไดอ ยางเหมาะสม 1.5.2 ผูเรียนสามารถใชเ ทคโนโลยีสารสนเทศในการสืบคน เก็บรวบรวมขอมูล และนําเสนอขอ มลู ไดอ ยา งมีประสิทธภิ าพและเหมาะสมกบั สถานการณ 2. วธิ ีประเมนิ ผลการเรยี นรู 2.1 ดา นคณุ ธรรม จรยิ ธรรม 2.1.1 ประเมินจากการเขาช้ันเรียนที่ตรงเวลาของผูเรียน สงงานที่ไดรับมอบหมายตรงตอเวลา 2.1.2 ประเมินจากความซื่อสัตยสุจริตในการทํางานที่ไดรับมอบหมาย ไมคัดลอกงานเพื่อน และไมทุจรติ ในการสอบ 2.1.3 ประเมินจากพฤติกรรมการทํากิจกรรมแบบกลุม มีการเสียสละ หรือชวยเหลืองานเพอ่ื สวนรวม 2.2 ดา นความรู 2.2.1 ประเมนิ จากการตอบคาํ ถามและแสดงความคิดเหน็ ในช้ันเรยี น 2.2.2 ประเมินจากการทาํ แบบฝก หดั ทบทวนที่สงในแตละสัปดาห 2.2.3 ประเมนิ จากการนาํ เสนอรายงานในชนั้ เรียน 2.2.4 ประเมนิ จากผลการสอบ 2.3 ดา นทกั ษะทางปญ ญา 2.3.1 ประเมินจากความสามารถทางปญญาของผูเรียน ที่มีความสามารถในการวิเคราะห สังเคราะห และแสดงความรู ความคิดเห็นที่เกี่ยวของกับเนื้อท่ีเรียนในช้ันเรียน เชนการต้ังคําถาม การตอบคาํ ถาม 2.3.2 ประเมินจากผลงาน และการปฏิบัติของนักศึกษา เชน การนําเสนอรายงานการทดสอบโดยใชแบบทดสอบหรอื สมั ภาษณ 2.4 ดา นทกั ษะความสัมพนั ธร ะหวางบคุ คลและความรบั ผิดชอบ 2.4.1 ประเมินจากการความรับผิดชอบตอตนเองและผูอ่ืนในการทํางานกลุมมคี วามใสใ จชวยเหลือเกือ้ กูลเพ่ือนรว มงานมัน่ ใจในการเปน ผนู าํ และรบั ฟง ความคดิ เหน็ ของผอู นื่

206 2.5 ทกั ษะในการวเิ คราะหเ ชิงตัวเลข การสื่อสารและการใชเ ทคโนโลยสี ารสนเทศ 2.5.1 ประเมินจากความสามารถในการคํานวณ โจทยตัวอยาง แบบฝกหัดในชนั้ เรียน และแบบฝก หดั ประจาํ สัปดาห 2.5.2 ประเมินจากเทคนิคการนําเสนอโดยใชทฤษฎี การเลือกใชเคร่ืองมือทางเทคโนโลยีสารสนเทศ หรือการใชท ฤษฎีทางคณติ ศาสตร 3. สัดสวนการประเมนิ 3.1 ดานคุณธรรม จรยิ ธรรม รอยละ 1.33 3.1.1 มีจิตสํานึก ตระหนักในการปฏิบัติตามจรรยาบรรณทางวิชาการและวิชาชีพ รอยละ 0.66 3.1.2 มีจติ สาธารณะ รอยละ 0.67 3.2 ดา นความรู รอยละ 6.67 3.2.1 ผเู รียนมคี วามรใู นหลกั การและทฤษฏี ทางดา นคอมพวิ เตอรอเิ ลก็ ทรอนิกส รอ ยละ 4.00 3.2.2 มีความรูพ้ืนฐานทางวิทยาศาสตรและคณิตศาสตร และสามารถนํามาบูรณาการ ในดานคอมพิวเตอรอิเลก็ ทรอนกิ สได รอยละ 2.67 3.3 ดานทกั ษะทางปญ ญา รอยละ 2.67 3.3.1 ผูเรียนมีความสามารถในการคิดวิเคราะหอยางเปนระบบ และมีเหตุมีผลตามหลกั การทางวทิ ยาศาสตร รอ ยละ 1.33 3.3.2 ผูเรียนสามารถนําความรูทางดานคอมพิวเตอรอิเล็กทรอนิกสไปประยุกตกับสถานการณตา ง ๆ ไดอยางถกู ตองเหมาะสม รอยละ 1.34 3.4 ดานทักษะความสัมพนั ธร ะหวา งบุคคลและความรบั ผิดชอบ รอยละ 1.33 ผูเรียนมีความรับผิดชอบตอตนเองและสวนรวม มีความสัมพันธระหวางกลุมและสามารถทาํ งานรวมกับผอู ืน่ 3.5 ทักษะในการวเิ คราะหเ ชงิ ตวั เลข การสอ่ื สารและการใชเ ทคโนโลยีสารสนเทศ รอ ยละ 1.33 3.5.1 ผูเรียนสามารถประยุกตความรูทางคณิตศาสตรและสถิติ เพ่ือการวิเคราะหประมวลผล การแกปญ หา และนําเสนอขอ มลู ไดอ ยางเหมาะสม รอ ยละ 0.66 3.5.2 ผูเรียนสามารถใชเทคโนโลยีสารสนเทศในการสืบคน เก็บรวบรวมขอมูลและนาํ เสนอขอ มูลไดอยา งมีประสทิ ธิภาพและเหมาะสมกบั สถานการณ รอ ยละ 0.67

บทที่ 8 วงจรเชิงลาํ ดับ (Sequential Circuits) วงจรเชิงผสมทีไ่ ดก ลาวมาในบทกอนหนานน้ั เอาตพ ุตของวงจรทีไ่ ดออกมาจะขนึ้ อยูกับอินพุตปจ จบุ ันเทานัน้ แตในชีวิตจรงิ มีงานบางอยา งที่เอาตพตุ จําเปนตองนาํ เอาคา สถานะปจจุบันมาคํานวณดวย ยกตัวอยางเชนวงจรสําหรับควบคุมลิฟต เปนตน การท่ีจะควบคุมมอเตอรใหลิฟตสามารถเล่ือนจากช้ันท่ีหยุดอยูไปยังชั้นท่ีตองการได จําเปนตองรูชั้นท่ีอยูปจจุบันเสียกอน จึงจะสามารถคํานวณจํานวนรอบท่ีมอเตอรจะตองหมุนเพื่อเล่ือนลิฟตได หรือ อีกตัวอยางหน่ึงคือ วงจรนับ ซ่ึงในการคํานวณคาถัดไป จําเปนตองรูคาปจจุบันเสียกอนวามีคาเทาใดจากน้ันจึงบวกคาเดิมเขาไปอีก 1เปนตน ลักษณะของวงจรที่เอาตพุตของวงจรขึ้นอยูกับอินพุตปจจุบันและสถานะของวงจร เรียกวาวงจรเชิงลําดบั8.1 รปู แบบของวงจรเชงิ ลําดบั ว ง จ ร ดิ จิ ต อ ล ท่ี ป ร ะ ก อ บ ด ว ย เ ก ต แ ต เ พี ย ง อ ย า ง เ ดี ย ว นั้ น เ รี ย ก ว า เ ป น ว ง จ ร ป ร ะ เ ภ ทcombination logic circuit วงจรประเภทนี้ เอาตพุตของวงจรท่ีเวลาใด ๆ จะเปนฟงกชันของอินพุตที่เวลาน้ัน ๆ เทาน้ัน ซึ่งโดยท่ัวไปแลวในระบบดิจิตอลจะตองมีวงจรเพ่ิมเติมที่สามารถใชเก็บขอมูลตาง ๆ ไดและยังสามารถทาการคํานวณทางดานคณิตศาสตรหรือปฏิบัติการตรรกะกับขอมูลเหลา น้นัได อุปกรณท่ีใชสาหรับเก็บขอมูลตาง ๆ ไวไดก็คือหนวยความจํา (memory) หรืออุปกรณที่เรียกวาFlip Flop นั่นเอง เม่ือนําหนวยความจําเขามารวมกับวงจรเชิงผสม ทําใหเอาตพุตที่เวลาใด ๆ เปนฟงกชันของอินพุตจากภายนอกท่ีเวลานั้น ๆ และก็ยังเปนฟงกชันของขอมูลที่เก็บไวในหนวยความจํานน้ั ๆ ดวย เราเรยี กวงจรประเภทนวี้ าวงจรเชงิ ลําดบั ซ่งึ มบี ลอ็ กไดอะแกรมดงั แสดงตามภาพท่ี 8.1 (ข) ดงั นนั้ เอาตพ ตุ ของวงจรจะขึน้ อยกู ับทั้งอนิ พุตและขอมูลทีเ่ กบ็ ไวใ นหนว ยความจํา สัญญาณจากภายนอกที่จายใหก ับวงจร เรยี กวา อนิ พุต เขียนแทนดว ย x1, x2, ... , xn สญั ญาณเอาตพ ุตของวงจร เขียนแทนดวย z1, z2, ... , zm สัญญาณจากเอาตพุตของหนวยความจําจะปอนกลับไปเปนอินพุตของวงจรเชิงผสม เรียกสญั ญาณสว นนี้วา Present State หรอื สถานะปจจุบนั ได แก y1, y2, ..., yr

208 ภาพท่ี 8.1 โครงสรา งของวงจรเชงิ ผสมและวงจรเชงิ ลาํ ดบัโดยภาพที่ 8.1 (ก) แสดงโครงสรางวงจรเชิงผสม โดยท่ีเอาตพุตของวงจรจะข้ึนอยูกับอินพุตขณะนั้นเพียงอยางเดียว และภาพท่ี 8.1 (ข) แสดงโครงสรางของวงจรเชิงผสม จะประกอบดวยวงจรเชิงผสมและหนวยความจาํ โดยสวนท่ีเปนหนวยความจําจะทําหนา ท่ีเปนวงจรปอนกลบั (feedback) กรณีที่ใช D Flip-Flop เปนหนวยความจํา จะเรียกสัญญาณที่เปนอินพุตของหนวยความจําวา Next State หรือสถานะถัดไป ไดแก Y1, Y2, ..., Yr แตถาเปนฟลิปฟลอปชนิดอื่น คา Next Stateจะเกิดขึ้นจากการทํางานของฟลิปฟลอป โดยจะมีสัญญาณนาฬิกา (clock) ทําหนาท่ีควบคุมการทํางานของฟลิปฟลอป ซ่ึงอาจจะมีหรือไมมีก็ไดแลวแตชนิดของวงจร สัญญาณนาฬิกามีลักษณะเปนพัลส (pulse) มีการนับชวงคาบเวลา 2 แบบ คือ ชวงขอบขาลงของพัลส และชวงขอบขาข้ึนของพัลสดงั แสดงไดใ นภาพท่ี 8.2 ภาพท่ี 8.2 ลักษณะพัลสส ญั ญาณนาฬิกา

2098.2 ประเภทของวงจรเชงิ ลําดับ วงจรเชิงลําดับแบงเปน 2 ชนิดคือ วงจรซิงโครนัส (synchronous sequential) หรือวงจรเขา จังหวะ เปนวงจรท่ีตองมีสัญญาณนาฬิกาเสมอ โดยฟลิปฟลอปทุกตวั จะไดร ับสัญญาณนาฬิกาจากภายนอกเหมือนกัน และวงจรอะซิงโครนัส (asynchronous sequential) หรือวงจรไมเขาจังหวะเปน วงจรทอ่ี าจจะมหี รอื ไมมีสญั ญาณนาฬกิ าก็ได ถามีสญั ญาณนาฬกิ าจะมีฟลปิ ฟลอปอยางนอ ย 1 ตวัที่ไมไดตอกับสัญญาณนาฬิกาโดยตรง8.3 ลกั ษณะของสัญญาณอินพตุ สัญญาณอนิ พตุ จากภายนอกทจ่ี า ยใหก บั วงจรเชงิ ลาํ ดับแบงเปน 2 แบบ คือ อนิ พตุ แบบระดับสัญญาณ (level) และอินพุตแบบพัลส (pulse) เปนอินพุตที่เขามาในชวงเวลาส้ัน ๆ ถาเปนวงจรท่ีมีสัญญาณนาฬิกาจะกําหนดความกวางของพัลสเทากับความกวางพัลสของสัญญาณนาฬิกา ลักษณะของสัญญาณท้ัง 2 แบบ แสดงดงั ภาพที่ 8.3 ซึง่ เปน กรณีท่อี ินพุตเปน 101110 ภาพที่ 8.3 ลักษณะอินพุตของวงจรเชงิ ลาํ ดบั วงจรซงิ โครนัส ไมวา อินพุตจะเปน แบบระดบั สัญญาณหรือแบบพัลส การออกแบบวงจรจะใชวิธีการเดียวกัน วงจรอะซิงโครนัส การออกแบบจะข้ึนอยูกับลักษณะของอินพุต ถาอินพุตเปนแบบระดับ สัญญาณ เรียกวา วงจร Fundamental Mode ถาอินพุตเปนแบบพัลสเรียกวา วงจร PulseMode

2108.4 ตารางสภาวะและแผนภาพสภาวะ ประโยชนของตารางสภาวะ (state table) และแผนภาพสภาวะ (state diagram) ก็คือเคร่ืองมือที่ใชในการอธิบายคุณสมบัติการทางานของวงจรเชิงลําดับ ซ่ึงเปนการแสดงความสัมพันธระหวา งอินพตุ และเอาตพุตหรอื Present State และ Next State ของวงจร ตารางสภาวะมีลักษณะเปนตารางเหมือนแผนภาพคารนอห ดานหน่ึงเขียนแทนดวยอินพุตสวนอีกดานหน่ึงเขียนแทนดวย Present State สวนคาในตารางจะเขียนในรูปฟอรมของ NextState/Output ดังภาพที่ 8.4 (ก) แผนภาพสภาวะ หรือบางครั้งเรียกวา กราฟสภาวะ (state graph) มีลักษณะเปนกราฟ จะเขยี น Present State และ Next State ลงในวงกลม (หรือรูปอยา งอน่ื ) มีลูกศรชีจ้ าก Present Stateไปหา Next State ทลี่ กู ศรเขยี นกาํ กับดวย Input/Output ดังภาพท่ี 8.4 (ข) ภาพที่ 8.4 ลักษณะของตารางสภาวะและแผนภาพสภาวะ ทมี่ า (มงคล ทองสงคราม, 2540, หนา 172) Present State และ Next State อาจเขียนในรูปตัวเลขหรืออักษรก็ได ทั้งตารางสภาวะและแผนภาพสภาวะจะใชอธบิ ายคุณสมบัติของวงจรเชงิ ลําดับไดเหมือนกัน ตางกันท่ีรูปฟอรมเทานั้นรปู ฟอรมท้งั 2 รูปแบบสามารถใชแทนกันได และแปลงจากรูปฟอรม หนงึ่ ไปเปน อีกรูปฟอรมหนงึ่ ไดท้ังState Diagram และ State Table มีหนา ทแี่ สดงการเปล่ยี นแปลง State ของวงจรเชิงลําดับกลา วคือมันจะแสดงใหเราไดท ราบวา ท่ี Present state ใดๆ เมื่อวงจรไดรับอินพุตเขามาแลว State ของวงจรจะเปล่ียนแปลงอยางไรบาง รวมท้ังแสดงเอาตพุตของวงจรที่เวลานั้น ๆ วาเปนอยางไรดวย StateDiagram และ State Table มวี ิธกี ารเขียนได 2 แบบคือ แบบของ Mealy และแบบของ Moore

211 8.4.1 แบบของ Mealy (Mealy Model) การเขียน State Diagram ตามแบบของ Mealy ใชตัวอักษรเขียนอยูในวงกลม โดยท่ีตัวอักษรแสดงถึง State ตางๆ การเชื่อมโยงระหวาง Present State กับ Next State เช่ือมดวยเสนตรงหรอื เสนโคง โดยมีหัวลกู ศรกํากับไว และแตละเสนที่เช่ือมโยงกันนน้ั ก็ยังมีตัวเลข 2 ชุดกํากับไวอีกดวย โดยตัวเลขชุดแรกแสดงถึงอินพุต สวนตัวเลขชุดหลังแสดงถึงเอาตพุตของวงจร เชน 1/0หมายความวา เม่ือวงจรไดรับ Input = 1 ก็จะให Output = 0 เปนตน สําหรับ ตัวอยางของ StateTable และ State Diagram แสดงตามภาพท่ี 8.5 ภาพที่ 8.5 ลักษณะของตารางสภาวะและแผนภาพสภาวะแบบ Mealy ทม่ี า (มงคล ทองสงคราม, 2540, หนา 177)จากภาพที่ 8.5 อธิบายไดคือ - ถา State A เปน Present State และวงจรไดรับ Input x = 0 แลว Next State ของวงจรจะเปน State B และให Output Z = 1 แตถาวงจรไดรับ Input x = 1 Next State ก็จะเปน StateC และใหO utput Z = 0 - ถา State B เปน Present State และวงจรไดรบั Input x = 0 แลว Next State ของวงจรกย็ งั คงอยูท ่ี State B หรอื ไมม ีการเปลย่ี นแปลงและให Output Z = 0 แตถาวงจรไดรับ Input x = 1Next State กจ็ ะเปน State A และใหO utput Z = 1 - ถา State C เปน Present State และวงจรไดรับ Input x = 0 แลว Next State ของวงจรจะเปน State A และให Output Z = 0 แตถาวงจรไดร บั Input x = 1 Next State ของวงจรก็ยงั คงอยูท่ี State C และให Output Z = 0 จาก State Table หรือ State Diagram ดังแสดงตามภาพที่ 8.5 กําหนดใหวงจรเร่ิมต้ังตนทํางาน (Starting State) ท่ี State A และปอน Input Sequence x = 001101100 ใหกับวงจรแลวเราสามารถเขยี น State Sequence (Next State) และ Output Sequence (Z) ไดดงั นี้

212 Input Sequence x= 0011 01100 Present State PS = ABBACACCA Next State NS = BBACACCAB Output Sequence Z= 101 0000 01 8.4.2 แบบของ Moore (Moore Model) การเขียน State Diagram ตามแบบของ Moore ใชตัวอักษรและตัวเลขเขียนอยูในวงกลมโดยทีต่ วั อกั ษรแสดงถึง State ตา งๆ สวนตวั เลขแสดงถึงเอาตพุตทเ่ี วลานั้น ๆ เชน A/0 หมายความวาที่ State A ณ เวลาใดเวลาหนง่ึ ถา ไดร ับ Input ใด ๆ แลว วงจรจะให Output = 0 เปน ตน การเขยี นเชื่อมโยงระหวาง Present State กับ Next State จะเชื่อมดวยเสนตรงหรือเสนโคง โดยมีหัวลูกศรกํากับไวและแตละเสนที่เช่ือมโยงกันก็ยังมีตัวเลข 1 ชุด ซ่ึงแสดงถึงการปอน Input กํากับไวอีกดวยMoore Model ใชในกรณที ี่ Output ของวงจรไมไ ดขนึ้ อยูกับ Input แตจะขึน้ อยูกบั Present Stateเทาน้ัน ดังนั้น State Table และ State Diagram ตามแบบของ Moore จึงแตกตางกันกับแบบของMealy ดังแสดงตามภาพท่ี 8.6 ภาพที่ 8.6 ลกั ษณะของตารางสภาวะและแผนภาพสภาวะแบบ Moore ท่มี า (มงคล ทองสงคราม, 2540, หนา 180)จากภาพท่ี 8.6 อธบิ ายไดคือ - ถาให State A เปน Present State และวงจรไดรับ Input x = 0 แลว Next State ของวงจรจะเปน State C และให Output Z = 0 แตถาวงจรไดรับ Input x = 1 Next State ก็เปนState B และให Output Z = 0

213 - ถาให State B เปน Present State และวงจรไดรับ Input x = 0 แลว Next State ของวงจรก็ยังคงอยูที่ State B หรอื ไมเปล่ียนแปลง และให Output Z = 1 แตถา วงจรไดรบั Input x = 1Next State ก็เปน State C และให Output Z = 1 - ถาให State C เปน Present State และวงจรไดรับ 1 Input x = 0 แลว Next State ของวงจรจะเปน State B และให Output Z = 0 แตถาวงจรไดรับ Input x = 1 Next State ก็เปนState A และให Output Z = 0 จาก State Table หรือ State Diagram ตามรูปท่ี 14.6 หากกําหนดใหวงจรเร่ิมตั้งตนทํางาน (Starting State) ท่ี State B และปอน Input Sequence x = 101100011 ใหกับวงจรแลวสามารถเขียน State Sequence (Next State) และ Output Sequence (Z) ไดด งั น้ีInput Sequence x = 1 0 1 1 0 0 0 1 1Present State PS = B C B C A C B B CNext State NS = C B C A C B B C AOutput Sequence Z = 1 0 1 0 0 0 1 1 0ตวั อยา งท่ี 8.1จากตารางสภาวะทก่ี าํ หนดในภาพที่ 8.7 จงเขียนแปลงเปน แผนภาพสภาวะ ภาพที่ 8.7 ตารางสภาวะสําหรับตวั อยา งท่ี 8.1 ทม่ี า (มงคล ทองสงคราม, 2540, หนา 182)

214วิธีทํา ภาพท่ี 8.7 แผนภาพสภาวะสําหรับตวั อยางที่ 8.1 ทีม่ า (มงคล ทองสงคราม, 2540, หนา 183)จากตารางสภาวะที่โจทยกําหนดในตัวอยางที่ 8.1 ประกอบดวย 4 State คือ A, B, C และ D โดยนําท้ัง 4 State ไปเขียนลงในวงกลม จากน้ันพิจารณาแตละ State ท่ี Present State A (บรรทัดแรกของตารางสภาวะ) - ถา x = 0 จะได Next State เปน D เอาตพุตเปน 0 นําไปเขียนลงในแผนภาพสภาวะ โดยลูกศรชีจ้ าก A ไปยัง D ท่ลี ูกศรเขยี นกาํ กับดวย อนิ พตุ /เอาตพ ตุ คือ 0/0 - ถา x = 1 จะได Next State เปน C เอาตพุตเปน 1 นําไปเขียนลงในแผนภาพสภาวะ โดยลูกศรชจี้ าก A ไปยัง C ที่ลูกศรเขียนกํากับดว ย อินพุต/เอาตพุต คอื 1/1 ที่ Present State B (บรรทดัท่ี 2 ของตารางสภาวะ) - ถา x = 0 จะได Next State เปน B เอาตพุตเปน 1 นําไปเขียนลงในแผนภาพสภาวะโดยลูกศรวนอยูท่ี B (ทิศทางลูกศรจะตามเข็มหรือทวนเข็มนาฬิกาก็ได) ที่ลูกศรเขียนกํากับดวย อินพุต/เอาตพ ุตคือ 0/1 - ถา x = 1 จะได Next State เปน A เอาตพุตเปน 0 นาไปเขียนลงในแผนภาพสภาวะโดยลูกศรชี้จาก B ไปยัง A ที่ลกู ศรเขยี นกํากบั ดว ยอนิ พุต/เอาตพ ตุ คือ 1/0 Present State ทีเ่ หลือ คือ C และ D กพ็ จิ ารณาในทาํ นองเดียวกนั จะไดผ ลการแปลงตารางสภาวะไปเปนแผนภาพสภาวะ การเขียนแผนภาพสภาวะ จะวางแตละสภาวะไวท่ีตาํ แหนงใดก็ได โดยมีหลกั การวาถาเปนไปไดอ ยา ใหเสน ทเี่ ชื่อมตอแตละ State ตัดกนั ถาจําเปนตองตดั กนั ก็ใหมจี าํ นวนเสน ตดั กนั นอยที่สุดตัวอยางที่ 8.2 จากตารางสภาวะในตัวอยางท่ี 8.1 ถาปอนสัญญาณอินพุต x = 0110101100 ใหกับวงจรกําหนดใหวงจรเร่ิมทํางานที่ สเตตเริ่มตน (y0 ) = A จงหาลําดับของเอาตพุตและ สเตตสุดทาย(Present state สุดทายหลงั จากที่ปอ นอินพตุ ใหก บั วงจรครบทุกบิต)

215วธิ ที าํ ภาพที่ 8.8 การเขียนสภาวะปจ จุบนั และสภาวะถดั ไปของวงจร ท่ีมา (มงคล ทองสงคราม, 2540, หนา 185)ลําดบั ของเอาตพุต คอื 0100110111, สเตตสดุ ทาย คือ State Cจากโจทยตัวอยางท่ี 8.2 ตองการหาสเตตสุดทายหลังจากอินพุตเขามาครบทุกบิต ดังนั้นจึงตองกาํ หนดชว งเวลา (Time) ใหม ากกวา จํานวนบติ ของอินพุต 1 ชวงเวลา โจทยกําหนดอนิ พตุ 10 บิต จงึกําหนดชวงเวลาข้ึนมา 11 ชวงคือ Time 1 ถึง 11 แตละชวงเวลาเขียนอินพุตเรียงตามลําดับโจทยกําหนดสเตตเร่ิมตนเปน A จึงเขียน Present State A ลงในชวง Time 1 จากน้ันพิจารณาแตละชวงดังนี้ ชว ง Time 1 Present State เปน A อนิ พุตเปน 0 จากตารางสภาวะจะได Next State เปนD เอาตพุต เปน 0 เมื่อชวงเวลาเปล่ียนจาก Time 1 เปน Time 2 จะทําให Next State D ในชวงTime 1 เปล่ียนเปน Present State D ในชวง Time 2 ชว ง Time 2 Present State เปน D อินพตุ เปน 1 จากตารางสภาวะจะได Next State เปนB เอาตพุตเปน 1 เมื่อชวงเวลาเปล่ียนจาก Time 2 เปน Time 3 จะทําให Next State B ในชวงTime 2 เปลย่ี นเปน Present State B ในชว ง Time 3 ในชวงเวลาอื่นๆ ก็จะพิจารณาในทา นองเดียวกัน จนกระทั่งครบทุกคาอินพุตก็จะไดคําตอบคอื ลําดับของเอาตพตุ และสเตตสดุ ทา ย8.5 ฟลปิ ฟลอป (Flip Flop) ฟลิปฟลอปเปนวงจรไบสเตเบิล มัลติไวเบรเตอร (bistable multivibrator) ท่ีมีอินพุต 1หรือ 2 อินพุต และมีเอาตพุต 2 เอาตพุตท่ีมีสภาวะลอจิกตรงกันขามกัน (complement) (เอาตพุตQ และ Q�) คุณสมบัตขิ องฟลิปฟลอปก็คือเมื่อปอนขอมูลเขาท่ีอินพุตจะเกิดการเปล่ียนแปลงทเ่ี อาตพุตและสัญญาณเอาตพุตที่ไดจะคงสภาวะอยูอยางนั้น แมวาจะไมมีสัญญาณเขาท่ีอินพุตเทานั้น ดังน้ันจึง

216เสมือนวาฟลิปฟลอปสามารถจดจําสภาวะที่ปรากฎท่ีเอาตพุตไดโดยไมจํากัดเวลา และจะเกิดการเปลีย่ นแปลงก็ตอ เมื่อมีสัญญาณกระตุนท่ีอนิ พตุ ฟลปิ ฟลอปทใ่ี ชงานกันในปจ จบุ นั ทีส่ าํ คญั ประกอบดว ย อารเ อส ฟลิปฟลอป (R-S Flip-Flop) เจเค ฟลิปฟลอป (J-K Flip-Flop) ที ฟลิปฟลอป (T Flip-Flop) ดี ฟลิปฟลอป (D Flip-Flop) 8.5.1 อารเอส ฟลิปฟลอป (R-S Flip Flop) ภาพที่ 8.9 สัญลักษณข องอารเ อสฟลปิ ฟลอปชนิดแอคทีฟท่ีลอจกิ “1” จากภาพท่ี 8.9 แสดงสัญลักษณของอารเอส ฟลิปฟลอป ท่ีประกอบดวยอินพุตอาร (R :Reset) และอินพุต เอส (S : Set) ชนิดแอคตีฟที่ลอจิก “1” สวนเอาตพุตประกอบดวยเอาตพุต Qและ Q� ซึ่งมีสภาวะลอจิกตรงขามกัน ฟลิปฟลอปชนิดนี้บางคร้ังเรียกวา อารเอสฟลิปฟลอปชนิดสงผา นโดยตรง (Direct-Coupled R-S Flip-Flop) หรอื เรียกวา อารเอส แลทซ (R-S Latch) ภาพที่ 8.10 วงจรอาร เอส ฟลิปฟลอป ชนิดแอคตีฟทล่ี อจิก “1”การทํางานของวงจรนี้ก็คือ การรีเซ็ตคือการทําใหเอาตพุต “ เปน “0” สวนการเซ็ตคือการทําใหเอาตพุต Q เปน “1” และเนื่องจากจากเปนอารเอส ฟลิปฟลอปท่ีทํางานท่ีลอจิก “1” ดังน้ันเม่ือ

217กําหนดให อินพุตอาร เปน “1” อินพุตเอส เปน “0” จึงเปนการรีเซ็ตฟลิปฟลอป เอาตพุต Q จะเปน“0” และ Q� เปน “1” เม่ือกําหนดใหอินพุตอารเปน “0” อินพุตเอสเปน “1” ก็จะเปนการเซ็ตเอาตพุต Q จะเปน “1” และ Q� เปน “0” ถากําหนดใหอินพุตอารและเอสเปน “0” ทั้งคู คืออยูในสภาวะไมรีเซ็ต ไมเซ็ต เอาตพุต Q และ Q� จะคงสภาวะเดิมไมมีการเปลี่ยนแปลง แตถากําหนดใหอินพุตอารและเอสเปน “1” ท้ังคู เอาตพุต Q และ Q� จะเปน “0” ซึ่งเปนสภาวะที่ไมยอมใหเกิดขึ้น(Not Allow) เน่ืองจากสภาวะลอจิกที่ Q และ Q� จะตองตรงขามกันเสมอ สามารถแสดงสภาวะท่ีอินพุตและเอาตพ ุตเปน ตารางความจรงิ ดงั ตอไปน้ีตารางท่ี 8.1 แสดงตารางความจรงิ ของอารเ อสฟลปิ ฟลอปชนดิ แอคทีฟท่ีลอจกิ “0” อินพุต เอาตพ ุต สภาวะของเอาตพ ตุRS00 ������������ ������������� ไมยอมใหเกิดข้ึน Not Allow : N.A.01 11 รีเซต็10 00 Reset : R11 10 เซต็ Set : S Q Q� ไมเปล่ยี นแปลง No Change : N.C.ภาพที่ 8.11 (ก) สัญลักษณอ ารเ อส ฟลิปฟลอปชนดิ ทมี่ ีการกระตุนสญั ญาณนาฬกิ า และ (ข) สัญลักษณอารเอส ฟลิปฟลอปทีม่ ีขาพรีเซ็ต และ ขาเคลยี ร

218 จากภาพท่ี 8.11 เปนอารเอส ฟลิปฟลอปที่ตองมีสัญญาณนาฬิกา หรือเรียกสั้น ๆ วาสัญญาณนาฬิกา (clock : CLK) เขามากระตุนจึงจะเกิดการทํางานในสภาะเซ็ต หรือรีเซ็ต ตามการปอนสัญญาณเขาที่อินพุต ตัวอยางเชนถาปอนอินพุตอารเปน “0” อินพุตเอสเปน “1” แตยังไมปอนคลอกเขาที่อินพุต สภาวะท่ีเอาตพุต Q และ Q� จะยังไมมีการเปล่ียนแปลง จนกระท้ังปอนสัญญาณนาฬิกาเขาไปที่ขา CLK เอาตพุต Q จึงจะถูกเซ็ตเปน “1” และ Q� จะเปน “0” นอกจากอินพุตอารและเอสแลวยังมีการเพิ่มขาอินพุต พรีเซ็ต (Preset : PR) เพ่ือทําใหเอาตพุต Q เปน “1”และขาเคลียร (Clear : CLK) เพ่ือทําใหเอาตพุต Q� เปน “0” ซ่ึงอินพุตท้ังสองขานี้เรียกวา พรีเซ็ตโดยตรง (direct preset) และเคลียรโ ดยตรง (direct clear) ซึ่งมที ้ังชนิดทํางานที่ลอจิก “0” (activelow) และชนดิ ที่ทาํ งานทลี่ อจิก “1” (active high) ในภาพที่ 8.12 (ข) เปนชนิดท่ที ํางานท่ลี อจกิ “1”ซ่ึงถาปอนลอจิก “1” เขาท่ีขา PR และปอนลอจิก “0” เขาท่ีขา CLR คาเอาตพุต Q จะเปนลอจิก“1” ทนั ทโี ดยไมสนใจวา ขา อาร เอส และขาสัญญาณนาฬิกาอยใู นสภาวะใด ในทํานองเดียวกันถาปอนลอจิก “0” เขาท่ีขา PR และปอนลอจิก “1” เขาที่ขา CLRเอาตพุต Q จะเปนลอจิก “0” ทันทีโดยไมสนใจวาขา อาร เอส และขาสัญญาณนาฬิกาอยูในสภาวะใดเชนเดียวกนั ถา ตอ งการใหเอาตพุต Q และ Q� เปลย่ี นแปลงตามสภาวะลอจิกที่ปอ นเขาทีอ่ ินพตุ อารเอส และคลอ็ ก ก็จะตอ งกําหนดใหขา PR และ CLR ไดร ับลอจกิ “0” ท้งั คู คือไมพรีเซ็ต และไมเคลียรโดยภาพวงจรอารเอสฟลิปฟลอปดังกลาวสามารถแสดงไดดังภาพที่ 8.12 และสภาวะเหตุการณทงั้ หมดของวงจรสามารถแสดงไดด ังตารางที่ 8.2 ภาพท่ี 8.12 (ก) วงจรอารเ อส ฟลปิ ฟลอปชนดิ ที่มกี ารกระตุนสัญญาณนาฬิกา และ (ข) วงจรอารเ อส ฟลปิ ฟลอปท่ีมขี าพรีเซต็ และ ขาเคลียร

219ตารางที่ 8.2 ตารางความจริงของอารเอสฟลิปฟลอปชนดิ ทมี่ ีขา CLK, PR และ CLR อินพุต เอาตพ ตุ PR CLR CLK R S ������������ ������������� 1 0×××1 0 0 1×××0 1 0 0 1 0 0 Q Q� 0010110 0011001 0011100 8.5.2 เจเค ฟลปิ ฟลอป (J-K Flip Flop) เน่ืองจากอารเอส ฟลิปฟลอปมีคุณสมบัติที่ไมยอมใหเกิดขึ้นอยูสภาวะหน่ึง คือ สภาวะท่ีอินพุตอารและเอสเปนลอจิก “1” ท้ังคู (ในกรณีท่ีเปนชนิดแอคตีฟท่ีลอจิก “1”) และเปนลอจิก “0”ทั้งคู (ในกรณีที่เปนชนิดแอคทีฟท่ีลอจิก “0”) เอาตพุต Q และ Q� จะมีสภาวะลอจิกที่เหมือนกัน ซ่ึงสภาวะนี้ไมสามารถนําไปใชงานได ดังนั้นจึงมีการแกไขคุณสมบัติขอน้ีและสรางเปนเจเค ฟลิปฟลอปซึ่งเม่ือเทียบกับอารเอสฟลิปฟลอปแลว อินพุต เจ เสมือนกับอินพุต เอส และอินพุต เค เสมือนกับอินพุต อาร น่ันเอง แต เจเค ฟลิปฟลอปมีขอดีกวาอารเอสฟลิปฟลอปตรงที่ถาอินพุตเจและเค เปน“1” ท้ังคู เจเค ฟลิปฟลอปจะอยูในสภาวะทอกเกิ้ล (Toggle) ซึ่งในสภาวะนี้เอาตพุต Q จะเปล่ียนสภาวะเปนตรงกันขามทุกคร้ังเม่ือมีสัญญาณนาฬิกาเขามากระตุน ตัวอยางเชน ถาในสภาวะเร่ิมตนเอาตพุต Q เปน “0” อินพตุ เจและเค เปน “1” ทงั้ คู เมือ่ ปอ นสัญญาณนาฬิกาเขาไปท่ีขา CLK 1 ลกูเอาตพุต Q จะเปลี่ยนแปลง “1” และถาปอนสัญญาณนาฬิกาเขาไปอีก 1 ลูก เอาตพุต Q ก็จะเปลี่ยนเปนลอจิก “0” อีกคร้ังหน่ึง กลับไปกลับมาเชนน้ีทุกครั้งท่ีปอนสัญญาณนาฬิกา โดยภาพวงจรเจเคฟลิปฟลอปสามารถแสดงไดดังภาพท่ี 8.13 ซ่ึงเปน เจ เค ฟลิปฟลอปท่ีดัดแปลงมาจากอารเอสฟลิปฟลอปโดยการเพิ่มแอนดเกตเขาไปท่ีอินพุตและอารเอส ซ่ึงจะได เจ เค ฟลิปฟลอปท่ีทํางานที่ลอจิก “1” และกระตุนดวยสัญญาณนาฬิกาที่ลอจิก “1” (ขอบขาขึ้น) เชนกัน นอกจากจะกระตุนสัญญาณนาฬิกาที่ลอจิก “1” แลว ยังมี เจ เค ฟลิปฟลอปท่ีกระตุนสัญญาณนาฬิกาที่แอคทีฟลอจิก“0” (ขอบขาลง) อีกดวย ซึ่งแสดงสัญลักษณไดดับภาพท่ี 8.14 และสามารถแสดงตารางความจริงไดดงั ตารางที่ 8.3

220 ภาพท่ี 8.13 (ก) วงจรอารเอส ฟลปิ ฟลอปชนดิ ท่ีมีการกระตุนสัญญาณนาฬิกา และ (ข) วงจรอารเอส ฟลปิ ฟลอปที่มีขาพรเี ซ็ต และขาเคลียร ภาพที่ 8.14 แสดงสัญลักษณ เจ เค ฟลิปฟลอปท่ีกระตุนดว ยสัญญาณนาฬิกาแบบขอบขาลงตารางท่ี 8.3 ตารางความจริงของ เจเค ฟลิปฟลอป ชนิดทก่ี ระตนุ ดวยสัญญาณนาฬกิ าแบบขอบขาลง อนิ พตุ เอาตพ ุต CLK K J ������������������������ ������������������������� 0 0 Q������������+1 Q�������������+1 011 0 100 1 1 1 Q�������������+1 Q������������+1หมายเหตุ Q������������ คอื เอาตพ ุต Q กอ นที่จะปอ นสญั ญาณนาฬกิ า Q������������+1 คือเอาตพ ตุ Q หลงั จากปอ นสญั ญาณนาฬกิ าเขาไป 1 ลูก